Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう!

NVIDIA A40って。

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

 

GTC2020 で発表があったっぽい NVIDIAの A40 って、A100 の 40% なのかしら?

A40 って、データセンター向けの数値演算アクセラレータなのね。

A100 って、DGXなどの4個以上で使うものかしら?

www.4gamer.net

上記の記事によると、

どちらの製品も,GPUコアに「GeForce RTX 3090」(以下,RTX 3090)や「GeForce RTX 3080」と同じ,Ampereアーキテクチャに基づく「GA102」を採用しているのだが,本製品のGA102は,10752基のシェーダプロセッサ「CUDA Core」を集積したフルスペック版GA102となっているのが見どころだ。

 だそうだ。となると、

は、みんなベースは GA102 なんだ。ということはメモリは、GDDR6 か。

 

下記の記事にももうちょっと詳しく載っている。

www.anandtech.com

 

NVLink3 が 1個付いているので、2つのGPUをつなげて使えるのね。

 

NVIDIA AMPERE GA102 GPU ARCHITECTURE の PDF は、ここにありますね。

これには、A40とRTX A6000についてはありませんね。発表前の資料ですからね。

 

GA104というのがあって、GeForce RTX 3070 に使われている。メモリは256ビット(RTX 2070と同じ)

SystemVerilog DPIを使って、JTAGにアクセスする

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

SystemVerilog DPIは、めちゃくちゃ便利な機能です。

今回は、SystemVerilog DPIを使って、ソフトウェア側通信するJTAG DPIの紹介。

ソースコードは、以下にて公開されています。

github.com

Socket Programing にて、ソフトウェア側からのJTAGコマンドをSystemVerilog側で受け、それに対応した結果をソフトウェア側に返します。

ソフトウェアとシミュレータ(DPI)は別プロセスになり、かつ、違うマシンでもOKというものです。

もう一つがこちら。こちらも同じSocket Programingです。

こちらは、OpenRISC を Verilator で動かすものです。

github.com

OpenOCD User's Guilde にも同じように、jtag_dpi というものが載っていまっす。

openocd.org

 

便利ですよね。

 

TCP/IP Library としては、Shunt というのがあるようで、これは SystemVerilog DPI だけでなく、SystemC でも使えるようです。

2018年のSNUG Boston で発表されたもののようです。

Shunt Introduction (TCP/IP Socket Based Communication for SystemVerilog Simulation SNUG, Boston 2018 ):

xver.github.iogithub.com

PCIe 5.0 IP : Intel Sapphire Rapid <=> Synopsys

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

Intel と Synopsys が PCIe 5.0 の接続テストを公開だって。

www.tomshardware.com

下にあるボードがマザーボード。ということで、Sapphire Rapidsの A0はすでにあるということね。

マザーボードに刺さっているのが、SynopsysのIPが載ったボード。

コネクタに近い方のチップが PCIe IP が載っているほうね。

 

Synopsysのアナウンス。

news.synopsys.com

The DesignWare Controller, PHY, and Verification IP for PCIe 5.0 in a wide range of FinFET processes from 16-nm to 5-nm is available now.

 とあるが、16nm でも実装できるのか?

 

Intel ISPC Compiler にて、Intel GPU をサポート開始される

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

昨年の9月に、Intel ISPC v1.12.0 のお知らせをしてから、ざっくり10か月。

IntelGPUに対応したって。

www.phoronix.com

現時点では、

With this "alpha" support initially only Intel Gen9 era graphics are supported while newer Gen11/Gen12 (Xe) graphics are expected soon along with other improvements.

 とあるので、新しいGPUへの対応じゃないのね。

で、出力はなんだろうか? oneAPI 対応の SYLC なのかしら?

ということで、「Intel® ISPC for GEN」を見てみたら、

github.com

普通に、ispc コマンドにて、--target=genx-x8 でターゲットをしていすると、SPIR-Vファイルを出力すると。。あ、そうか、SYCLの下には、SPIR-Vが居たんだ。。。

 

もう一つの方法は、ISPC Run Time (ISPCRT) なるものを使う。これを使うと、CPUとGPUを意識しないで使えるっぽい。でもこちらは、ispc コマンドで使えるフォーマットのコードじゃないんだと。。

Graphcore、AlibabaのCloud’s Open Deep Learning API (ODLA)をサポート

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

これ。

www.graphcore.ai

BaiduのPaddlePaddleには対応しているっぽいんだけど、Alibabaにも対応するのね。

Huaweiは独自のAscendを持っているので。。。

vengineer.hatenablog.com

下記の図は、URL組み込みで引用しています。

にあるように、NVIDIAIntel、Alibaba Groupのデバイス、Cambricon、Qualcommなんかもサポートしているのね。

Alibabaはハードウェアは、外部調達中心なのかな。

https://www.graphcore.ai/hs-fs/hubfs/Graphcore%20announces%20support%20for%20ODLA_preview.png?width=1200&name=Graphcore%20announces%20support%20for%20ODLA_preview.png

NVIDIA、DPUをアナウンス

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

GTCの中での一番気になったのは、DPU (Data Processing Unit)

買収したMellanoxのBlueField-2から 2Xにて、GPU(Ampere)をオンボードにし、今後は、BlueField-3、3X、そして、GPUをチップ内に入れた BlueField-4 までアナウンスしています。

NVIDIAがMellanoxを買収する時に、GPU を使うのを前提にしていたかどうかはわかりませんが、単品ではなく、うまくGPUを利用したものをシステムに取り入れるのは、NVIDIAうまいと思います。。どうしてかはわかりませんが、

 

NVIDIAは、IPの会社、と言っている、CEOの ジェン・スン

 

そこが他の会社との大きな差、何でしょうかね。

 

関連記事:

www.nextplatform.com

www.servethehome.com

cloud.watch.impress.co.jp

SystemVerilogに関する日本語の書籍「SystemVerilog入門」

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

9月末、SystemVerilogに関する和書が発行されることを知りました。

 そして、先週、その和書を入手しました。

 420ページとかなりのボリュームです。

はじめに (PDF版があります) と 目次(PDF版があります)

  • 第1章、概要、11頁
  • 第2章、設計及び検証のためのビルディングブロック、12頁
  • 第3章、データタイプ、30頁
  • 第4章、メンバーで構成されるデータタイプ、31頁
  • 第5章、クラス、37頁
  • 第6章、プロセス、31頁
  • 第7章、代入文、8頁
  • 第8章、オペレータ俊樹、20頁
  • 第9章、実行文、18頁
  • 第10章、タスクとファンクション、13頁
  • 第11章、クロッキングブロック、8頁
  • 第12章、プロセス間の同期と交信、15頁
  • 第13章、チェッカー、7頁
  • 第14章、プログラム、6頁、
  • 第15章、インターフェース、10頁
  • 第16章、パッケージ、9頁
  • 第17章、モジュール、14頁
  • 第18章、システムタスクとシステムファンクション、22頁
  • 第19章、制約によるランダムスティミュラスの生成、33頁
  • 第20章、SysytemVerilogの検証機能、14頁
  • 第21章、モデリングと検証、45頁
  • 第22章、UVM概説、9頁
  • 第23章、コンパイラディレクティブ、6頁
  • 第24章、シミュレーション実行モデル、5頁

 

SystemVerilogの和書で、今でも発行しているのは、

CQ出版社のSystemVerilog設計スタートアップ

のみです。

www.cqpub.co.jp

この書籍は、344頁で、2008年5月15日発行です。といっても、元ネタはCQ出版が発行していた雑誌「Design Wave Magazine」に掲載された記事をベースに書籍として構成したものです。

 

そんな中での和書でSystemVerilogに関するものが出るのは、これからSystemVerilogを学んでみたい人や、SystemVerilogを使っているが手元に参考書的なものがあると嬉しい人にとっては、いい書籍だと思います。

本書は基本的には、設計用に使われるSystemVerilogの機能が中心です。検証館rんに140頁を割いていますが、140頁でSystemVerilogの検証について説明するのは無理があります。しかしながら、それに対しては著者の篠塚さんは、森北出版から「SystemVerilogによる検証の基礎」を発行されています。

www.morikita.co.jp

こちらの見本(PDF版)によると、全400頁で「SystemVerilog入門」とほぼ同じくらいです

  1. 第1章、概要、16頁
  2. 第2章、SystemVerilogに関する予備知識、88頁
  3. 第3章、ランダムスティミュラスの生成、50頁
  4. 第4章、ファンクションカバレッジ、47頁
  5. 第5章、アサーション、75頁
  6. 第6章、UVM、82頁
  7. 第7章、補足、18頁