Vengineerの妄想

人生を妄想しています。

GraphcoreがSoftbank Groupの配下に

はじめに

かなり前から Graphcore を Softbank Groupが買収するという話が出ていましたが、やっと Graphcore から公式発表がありました。

Graphcore 公式より

www.graphcore.ai

いづれなくなると思うので、全文を記録として残します(引用します)。

Graphcore today announced that the company has been acquired by SoftBank Group Corp. Under the deal, Graphcore becomes a wholly owned subsidiary of SoftBank and will continue to operate under the Graphcore name. 

“This is a tremendous endorsement of our team and their ability to build truly transformative AI technologies at scale, as well as a great outcome for our company,” said Graphcore co-founder and CEO Nigel Toon. “Demand for AI compute is vast and continues to grow. There remains much to do to improve efficiency, resilience, and computational power to unlock the full potential of AI. In SoftBank, we have a partner that can enable the Graphcore team to redefine the landscape for AI technology.”

“Society is embracing the opportunities offered by foundation models, generative AI applications and new approaches to scientific discovery”, said Vikas J. Parekh, Managing Partner at SoftBank Investment Advisers. “Next generation semi-conductors and compute systems are essential in the AGI journey, we’re pleased to collaborate with Graphcore in this mission.”

Graphcore is recognised as a leading employer in the UK’s high tech economy and will continue to invest in the creation of high-skilled jobs spanning a range of disciplines.

The company’s headquarters remain in Bristol, with offices in Cambridge, London, Gdansk and Hsinchu.

おわりに

Graphcoreそのものをそのまま使うことは何のでは？と思っています。

つまり、人材を買うことになると思うのですが、何年間は辞めないという条件にでもなっているのでしょうかね。

数年後、どうなるかを見守りたいと思います。

関連記事

eetimes.itmedia.co.jp

サリーさんの記事(追記、2024.07.14)

  • $600M強を支払った
  • 4年前(2020年)には、$2.5B の評価額があった

Can SoftBank Be An AI Supercomputer Player? Will Arm Lend A Hand?

Google Tensor G5 をテープアウトしたって。

はじめに

下記の記事によると、Google が Pixel 10 用の SoC である G5 をテープアウトしたようです。

G5 は、TSMC 3nm

Tensor G5 の特徴

vengineer.hatenablog.com

によると、

  • 16GB メモリ

G4 の振り返り

vengineer.hatenablog.com

から

  • Cortex-X4
  • Cortex-A720
  • Cortex-A520
  • Immortalis-G715
  • Samsung 4LPP+ (Samsun Exynos 2400と同じプロセス)

で、これは、Armの最新プロセッサを使っています。

G5 のプロセッサは？

TSMC 3nm で開発するということは、G4の時のプロセッサよりも最新のものになりそうです。

となると、このブログでも紹介した。

  • Cortex-X925
  • Cortex-X725

になりそうです。

vengineer.hatenablog.com

おわりに

GoogleがSamsungから独自開発して、TSMCで製造することになっていますが、PMIC って、どうするんでしょうかね。

スマホ用SoCだけでは動きません。PMICが無いとダメなんですよね。

下記のブログにも書きましたが、G1/G2/G3ではそれぞれ2つのPMICを使っています。。。

vengineer.hatenablog.com

HBMの詳細が分かる資料って？

はじめに

生成AIにて、NVIDIAのGPUがバカ売れしていますが、そのGPUに使われているメモリが HBM です。

HBMって、どんなメモリなのかを知るための資料としては、下記のPC Watchの後藤さんの記事が一番いいのでは？と思っています。

pc.watch.impress.co.jp

今回のブログは、上記の記事から、HBM とはどんなものかを学んでいきます。

2014年では、1st Gen HBM

上記の記事は、2014年5月1日です。今から10年前です。なので、HBM も HBM2/HBM3 ではなく、番号無しの HBM です。

SK hynix と AMD の共同資料では、

  • Logic Die
  • 4 DRAMs (2Gb x 4 = 8Gb = 1GB)
  • Interface Width : 1024
  • Channles/Die, Channles/Stack = 2, 8

の構成になっています。

Logic Die からは、8 channels が出ていて、各 Die に 2 channels 毎接続しています。

そして、2.5D の インターポーザを使用しています。

2.5D になった理由は、2つ

  • 排熱の問題 : 電力消費の大きい高性能GPU/CPU/SoCの熱を、熱に弱いDRAMを通して排熱することが難しい点
    • 3D になると、一番下のDieの熱をDRAMを通して排熱することになるため
  • プロセス技術面の問題 : 先端プロセス技術は、立ち上げてからTSVが利用可能になるまでかなり時間がかかる

ピン当たりの転送レートは、1～2Gtps 。1024bit なので、128GB/sec (1Gtps時)～256GB/se (2Gtps時)

この時点では、HBMの世代で最大3Gtps を達成できると予測しています。

DRAM Die には、2チャンネルあり各チャネルは 128 I/O (1 DRAM Die では、256 I/O)

おわりに

この記事は、非常に貴重です。この記事では、1st gen HBMの内容ですが、

  • HBM2 => HBM2e
  • HBM3 => HBM3e

については、動作周波数の向上とチャネル数の増加(各チャネルのI/Oは減少)が大きな変更です。

なので、この資料にある 1st gen HBM についてしっかり学んでおけば、HBM2/HBM2e/HBM3/HBM3e についても学べるということです。

記事の最後に、

2.5D接続の場合は、TSVインタポーザが現状では必須となっている。GPU Technology ConferenceでSK hynixは、有機素材パッケージでの配線も研究しているが現状では提供できないと説明していた。ロジックチップとGPU/CPU/SoCをTSVインタポーザ上に配置して配線する構成となっている。こうした構成であるため、現状のHBMには、ベースロジックダイとTSVインタポーザのコストが加わり、相対的に高コストなソリューションとなっている。

とあります。

TSMCのCoWoSでは、今までは、Silicon Interposer である CoWoS-S が主流でしたが、今後は、CoWoS-R も使われることになります。

10年の歳月にて、HBMは進化しました。今は、HBM3/HBM3e が主流ですが、これから出てくる HBM4 は いままでとちょっと違うものになるかもしれません。

書籍 : 変な家

はじめに

ひとり読書会

Kindle版を539円でポチりました。

どうやら、映画化もされた模様。

hennaie.toho.co.jp

www.youtube.com

久しぶりの小説？

小説は、基本、

しか読まないのですが、

あまりにも、Amazon 君が推薦して、なおかつ、ちょっとお安くしてくれたののぽちりました。

いつもなら、結構な日数をかけて読むのですが、この本、なんかすいすい読めて、2日(1日目は20％ぐらいだった)で読んじゃいました。

おわりに

映画、Netflix か Amazon Prime Video に落ちてきたら、見たいです。

あ、

もポチっていました。。。

次のひとり読書会は、

です。

AMD MI300X/MI300A の IOD の詳細が出てきたので、記録に残します。

はじめに

Xの下記の投稿にて、@VLSI_2024 にて、AMDが発表した MI300X/MI300A の IOD の情報が載っていたので記録のために残します。

MI300X/MI300A の IOD

MI300X/MI300A の IOD に関して、今回、かなり詳細なところまで発表があったようです。

上記の記事には、AMDのスライドが載っています。。。右上に、XX とマークを付けていますので、今回は図を直接引用せず、URLのみとします。

おわりに

IOD間の帯域が、

  • 3.0 TB/s + 2.4 TB/s

あるんですね。

HBM3の全体の帯域が 5.3TB/s なので、1/4 だと、1.325 TB/s 。接続している各 IOD への帯域は HBM3 よりは多いですね。

NVIDIAのNVLINK-C2Cは、双方向で 900GB/s (片方向 450GB/s)に対して、6倍、4倍になりますね。。。B200のNV-HBIは、10 TB/s 。たぶん、双方向なので 5 TB/s。上記のMI300Xの2つのIODとの帯域と同じぐらいですね。。。

参考ブログ

vengineer.hatenablog.com

  • Navi 31
    • 7 die : Graphics Compute Die (GCD), 5nm + Memory Cache Die (MCD), 6nm
    • Infinity Cache : (4MB x 4 x 6) = 96MB

下図は、ここから説明のために引用します。

  • MI300X
    • GCD x 8 (5nm) + IOD x 4 (6nm)
    • Infinity Cache : (2MB x 16) x 2 = 64MB x 4 (IOD)

Navi 31の Infinity Cache は、1メモリコントローラ当たり、16MB (4MB x 4) MI300XのInfinity Cache は、1メモリコントローラ当たり、32MB

vengineer.hatenablog.com

Intel Arrow Lake は、AI PC (NPU 40 TOPS)対応ではないの？となると、Desk Top PCはいつWindows 12対応になるの？

はじめに

Intel のCPU。現在は、Meteor Lake で、次は、Lunar Lake / Arrow Lake

Meteor Lake については、下記のブログで記録しました。

vengineer.hatenablog.com

Lunar Lake は、下記のブログで記録しました。

vengineer.hatenablog.com

今回は、Arrow Lake を見てみます。

Arrow Lake

今回は、北森瓦版の下記の内容から

northwood.blog.fc2.com

  • SoC die
  • IOE die
  • PCH die

Meteor Lake や Lunar Lake と違って、外部にGPUを接続する Desk top 用

  • ARROW LAKE-S : PCIe Gen5 x 16 + Gen5 x 4 + Gen4 x 4
  • ARROW LAKE-HX : PCIe Gen5 x16 + Gen5 x 4 + Gen4 x 4
  • ARROR LAKE-H : PCIe Gen4 x12 + Gen5 x 8 + Gen4 x x8 (x4/x4)

ARROW-LAKE-S と ARROW LAKE-HX って、同じ Die なんでしょうか。

下記のXの投稿によると、HXはHに対して上位なんですね。。

下記のブログのMeteor Lake の die shotと比べると、

  • SoC : Compute Die + GPU Die
  • IOE : SoC Die
  • PCH : IO Die

なんでしょうか？

Arrow Lake-H の die shot らしいものを見つけました。

があるように見えます。

つまり、下記のMeteor Lake と構成は同じですね。

  • Compute Tile: Intel 4 "7nm EUV"
  • Graphics Tile: TSMC 5nm
  • SOC Tile: TMSC 6nm
  • IO Tile: TSMC 6nm

この記事のスライド(Intel)によると、Meteor Lake & Arrow Lake は、

とありますので、Arrow Lake は、

  • Compute Tile: Intel 20A
  • Graphics Tile: TSMC 3nm
  • SOC Tile: TMSC 6nm
  • IO Tile: TSMC 6nm

になるんですかね。GPUを 5nm => 3nm にするのって、何か意味があるのですかね。。。

おわりに

Meteor Lake & Arrow Lake とあるので、

  • SoC Tile : TSMC 6nm
  • IO Tile : TSMC 6nm

を共通にしているのですかね。

下図は、24-coreの“Arrow Lake-H”のダイ写真？がリークに載っている Arrow Lake の die 写真のようですが、SoC Tile と IO Tile は、同じサイズと言われれば、そう感じますね。

あ、自分のブログで、NPUについて確認したら、下記のように VPU IP 3 が同じですね。となると、SoC Tile が同じですね。

  • Meteor Lake : VPU IP 3
  • Arrow Lake : VPU IP 3
  • Lunar Lake : VPU IP 4

vengineer.hatenablog.com

この記事によると、Arrow Lake には、Lunar Lakeと同じNPUが載っていないので、Arrow Lake Refresh というものを出すようですね。

gazlog.jp

書籍 : 幸せをお金で買う

はじめに

ひとり読書会

Youtubeの要約で聴いて、いいかな？と思ってポチリ増した。Kinde版で880円

2014年なので、10年前ですね。

気になったこと (Xに投稿したもの)

Youtube

おわりに

基本的には、今まで読んできた行動経済学の内容ですね。。。行動経済学は、経済学＆心理学だと思っていますので。

そして、

お金の余裕は、心の余裕

時間の余裕は、人生の余裕

ということなんだなー、と。

次の、ひとり読書会は、映画化もされた

ですね。Kindle版、539円でした。