Verification Engineerの戯言 DeepChip(http://www.deepchip.com)での、Intel/Synopsysの話題で盛り上がっています。 http://www.deepchip.com/gadfly/gad082207.html Specman Verification(http://www.specman-verification.com/index.php?d=23&m=08&y=07) …

Verification Engineerの戯言 今日は、eとSystemVerilogの例が記載されているサイトです。 http://www.specman-verification.com/ URLに、specman-verification があるところから、基本的には、e(specman)に関するサイトですが、 最近はSystemVerilogコード…

Verification Engineerの戯言 もひとつおまけに、修論です。 ちょっと前に紹介したRyby-VPI(http://blogs.yahoo.co.jp/verification_engineer/17598433.html)の 開発者の修論です。 http://ruby-vpi.rubyforge.org/papers/masters_thesis.pdf これは94ページ…

Verification Engineerの戯言 またまた、修論です。 Verification of an AES RTL Model with an Advanced Object-Oriented Testbench in SystemVerilog http://www.diva-portal.org/ntnu/abstract.xsql?dbid=1556 今度は、SystemVerilogのオブジェクト指向テ…

Verification Engineerの戯言 大学の卒論や修論については、 http://blogs.yahoo.co.jp/verification_engineer/11690950.html http://blogs.yahoo.co.jp/verification_engineer/16500003.html に書きましたが、 アメリカの大学では、検証関連の講座資料を公…

Verification Engineerの戯言 GoogleのAVM User Group(http://groups.google.com/group/avm-users)では、 AVMとOVMについて、投稿がありました。 http://groups.google.com/group/avm-users/browse_thread/thread/42b5034cca1704c9/9ab04e20fec88b81?#9ab04e…

Verification Engineerの戯言 日経 Tech-On EDA OnlineにOVM関連に記事が2本、アップされました。 「米Cadenceと米Mentor，SystemVerilogベースの機能検証手法を統一へ」 http://techon.nikkeibp.co.jp/article/NEWS/20070817/137887/?ST=edaonline 「ベンダ…

Verification Engineerの戯言 EETimesからOVMの続編として、 「Synopsys was not invited to join SystemVerilog OVM initiative」 http://www.eetimes.com/news/design/showArticle.jhtml;jsessionid=AGI2YYTDX2UUCQSNDLRCKHSCJUNN2JVN?articleID=201800736…

Verification Engineerの戯言 Xilinxが大手EDAベンダー(Synopsys、Cadence、Mentor)と検証ツールおよび方法論の開発を共同で 行うことを発表しました。 Xilinx：http://press.xilinx.com/phoenix.zhtml?c=212763&p=irol-newsArticle&ID=1040065&highlight= X…

Verification Engineerの戯言 Ruby-VPI : Ruby interface to Verilog VPI http://ruby-vpi.rubyforge.org/doc/readme.html Verilog HDLのVPI(Verilog Procedure Interface)は、 Verilog HDLとC言語のI/Fです。 VPIは、PLI(Programming Language Interface)と…

Verification Engineerの戯言 CadenceとMentorは、共同でOVM(Open Verification Methodology)というSystemVerilogの 検証メソドロジを発表しました。OVMは、MentorのAVMとCadenceのURMをベースにしているようです。 ソースコードやドキュメントは、AVMと同様…

Verification Engineerの戯言 Xilinx(http://www.xilinx.co.jp)は、ModelSimのXilinx版のStarter Kitを無償で提供しています。 ただし、ユーザ登録をし、ライセンスを発行してもらう必要はありますが、 現在のバージョンはModelSim XE 6.2gですが、このバー…

Verification Engineerの戯言 すごく暑いこの夏をちょっだけ涼しいところで過ごしていたので、。。。。 今回、紹介するのは「ベリフィケーションテクノロジー社のメールニュース」です。 http://www.vtech-inc.co.jp/mailnews/index.html ベリフィケーション…

Verification Engineerの戯言 とにかく、下記のURLのチェックしてみてください。 http://www.diva-portal.org/liu/abstract.xsql?dbid=7682 とはいっても、Abstractは、スウェーデン語で書いてあるのでたぶん、わからないと思いますが、 そこで、上の方にあ…

Verification Engineerの戯言 Verilog HDLでは、 module module_name( .... ); endmodule // module_name のように、コメントを使って、endmoduleの後に、モジュール名を書くことでこのmoduleが どのモジュールに対応するかをわかりやすくすることができまし…

Verification Engineerの戯言 ASIC WorldのSystemC Tutorial http://www.asic-world.com/systemc/tutorial.html 内容は、C++のチュートリアル、SystemCの言語のチュートリアル、SCV(SystemC Verification Library)など SystemCに関することのほとんどを網羅…

Verification Engineerの戯言 nSys(http://www.nsysinc.com/)がSNUG Taiwan 2007(http://www.snug-universal.org/cgi-bin/search/search.cgi?Taiwan,+2007)での論文を公開しています。 Migrating Legacy Bus Functional Models to VMM Environment http://ww…

Verification Engineerの戯言 Cadenceのユーザーコミュニティサイト(http://www.cdnusers.org/)に URMベースのGbE VIPを開発したという論文がアップされました。 Developing a Gigabit Ethernet VIP Using the Plan to Closure Methodology Featuring System…