Verification Engineerの戯言 : SystemVerilogの世界へようこそ SystemVerilogの世界へようこそにVMM : TLMをアップしました。 VMMでのTLMについての説明です。 検証、Verification、SystemVerilog、VMM、Verification Methodology Manual

Verification Engineerの戯言 : SystemVerilogの世界へようこそ ザイリンクス、ARM Cortex-A9 MPCoreベースの新FPGAプラットフォームを発表で、 '''ポピュラーなCtoFPGAツールへのオープンサポートを備えたGNUベースのコンパイラ、 デバッガ、ドライバ類を独…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ UVMがOVM 2.1.1になったので、OVM 2.1.1を再チェックしています。 ともかく、Reference ManualとUser Guideに目次をつけてほしい。 virtual_sequencerクラスは、OVM 2.0でdeprecatedになったが…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ UVM ： UVM Register Package Surveyにご協力を！の結果がでました。 UVM Register Package Survey Results 119エントリ(有効数は、107)。63社。 で、Synopsys、Cadence、その他の順。 Synopsy…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ オブザーバークラスが複数のAnalysis Exportをサポートするには、vmm_tlm_analysis_exportマクロを使う例は[ VMM ： vmm_tlm_analysis_exportマクロ]に書きました。 クラスのインスタンスを持…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ TwitterでSystemVerilog 検証、Verification、SystemVerilog

Verification Engineerの戯言 : SystemVerilogの世界へようこそ 2010/1/26のGoogleで3位、4位にから、早3ヶ月。 SystemVerilogの世界へようこそ (All of SystemVerilog) が Googleで ウェブ全体から 検索 でも、3位 になりました。 後は、 1位、SystemVerilo…

Verification Engineerの戯言 All of SystemC 高位設計手法にアサーションを適用には、東芝の研究部門でSystemCにAOP(Aspect Object Programming)手法を取り入れたASystemCと拡張PSLについての記述があります。 3ページ目のAOPの概要の内容、結構、わかりや…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ A Requirements-Driven PLD Design Flowから。 ReqTracerは、FPGA/ASIC Designだけでなく、PCB Designにも対応する模様。 PCB Designの場合は、 ・Schematic ・Constraints ・Layout ・Verific…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ EDA Tech Forum 2009のReqTracer ： Automating Requirements TraceabilityからReqTracerは何を対応づけるのか？ Page.4のThe Challengeを見てみると、何がどんなもので表現されているか明記さ…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ EDA Tech Forum 2009のReqTracer ： Automating Requirements Traceabilityからどんなツールに関連しているのか？ Page.12からは、ModelSimのログファイル Page.13からは、QuestaのUCDB(Unifie…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ シノプシス、大幅に機能強化したプロトタイピング・システム「HAPS」の新製品を発表を読んで、 このHAPS、Virtual Prototypingだけでなく、H/W Acceleratorにもなるのね！ SCE-MI 2.0をサポー…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ EDA Tech Forum 2009のReqTracer ： Automating Requirements TraceabilityからReqTracerを探ってみる。 Page.2の「ReqTracerが必要な理由」 ・DO-245に関連するカスタマによって必要になる。 …

Verification Engineerの戯言 : SystemVerilogの世界へようこそ EDA Expressによると、 メンター、設計フローの中で要求仕様を追跡・管理するツール「ReqTracer」を発表したそうな！ ReqTracer、どこかのForumで何度か出ていたので名前は知っていたが、実態…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ Cadenceブログ：Crises In The Semiconductor Industryで紹介されている Chips and Change : How Crisis Reshapes the Semiconductor Industryがちょっと気になります。 検証、Verification、C…

Verification Engineerの戯言 Accellera and The SPIRIT Consortium Merger is Completeのようです。 次のステップは、何なのでしょうか？ 検証、Verification

Verification Engineerの戯言 TwitterでhdLab Sales Groupがつぶやいているようです。 でも、つぶやき、少ないです。 それからEDA Expressの菰田さんもつぶやいています。 こちらは、EDA Expressのサイトより多いです。 で、日経EDA Onlineの小島さんは、つ…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ CadenceがWhere OOP Falls Short of Hardware Verification Needsを公開しました。 SystemVerilogとeを使って解説しています。 検証、Verification、SystemVerilog、e、Cadence

Verification Engineerの戯言 Yahoo Blog(今は終了して、このHatenaに移行しました)とTwitterの画像を新しくしました。 デザインは、ヒューマンアカデミー那覇校に在学中のN.Yさんです。 先日、沖縄に行ったときに、沖縄県立博物館・美術館で行われていた「…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ MentorBlog、UVM Adoption: Go Native-UVM or use OVM Compatibility Kit?によると、 UVM Early Adopter Kit UVM-EA OVM Compatibility kit(こちらは、OVMベースのものをUVMで使うためのものの…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ オブザーバークラスが複数のvmm_tlm_analysis_exportクラスのインスタンスを持つことはできません。 なぜなら、write関数が複数ポートに対応できないためです。 そこで登場するのは、vmm_tlm_a…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ CoolVerificationからJL Grayさんのコメントです。 Warning: The UVM "Early Adopter" (UVM-EA) release does not exist yet! 先日公開されたMentorのUVM Early Adopter Kitは、Accelleraから…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ CoWareの買収も正式にきまったので、ちょっと古い情報ですが、 DeepChipからSubject: Yikes! CoWare/VAST gives SNPS a near monopoly in SystemC models 結構、生々しいです。 Virtual Platfo…

映画好きの戯言 金曜日、レンタルビデオ屋にて、 ホリデイ/THE HOLIDAY(2006)のレンタル版DVDが580円で売っていたので、購入。 2007年12月9日の日記に書いたように2007年見た中での5点満点の作品。 今回は、英語字幕に挑戦。一度見たのでストーリーは終えた…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ MentorがUVM Early Adopter Kitを公開しました。 UVM-EA (Early Adopter) Starter Kit Available for Downloadに詳細が書いてあります。 DVConが終わった頃から、本格的な活動が始まったようで…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ The OVM-VMM Interoperability Library: Bridging the Gapというものが公開されました。 8ページものです。どうやら、何か(たぶん、DVCon?)の論文集から? 検証、Verification、SystemVerilog、…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ OVM Multi-language Release 2.1.1がアップされています。 OVMのバージョン番号と同じになっています。 The OVM Multi-Language bundle contains methodology and open-source libraries for e…

Verification Engineerの戯言 SystemVerilog > eの続きです。 When Less Is More, Part 2: Is e Code Really Up to 3x More Compact Than SystemVerilog?では、SystemVerilogよりeの方が3倍コンパクトになるあります。 その理由は、 extend packet_s { .....…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ 組み込みネット＆半導体ネットに ソフトウェアの先行開発やマルチコアSoCの開発環境として注目を集めるVirtual Platformの解説書 ―― 『ESL Models and their Application: Electronic System L…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ SystemC-AMS for the design of complex Analog Mixed-Signal SoC'sは、 NASCUG 11で発表されたSystemC-AMSの資料です。 先日発表になった、SystemC-AMSのDRAFT 1相当の記述になっています。 …