@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDが2012年2月に買収したSeaAmicro社のファブリック技術(Freedom Fabric)が面白そうなので調べてみました。 AMDに買収される前に出した「Xeon E3-1260L…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DVConのときの講演のビデオが公開されました。 Technical Tutorial:"Lessons from the Trenches: Migrating Legacy Verification Environments to UVM" …

映画好きの戯言 今月は11本でした。BDが4本。 ムービーLIFE@iPadは、既に見た物ばっかりだったのです。 なので、契約を解除し、UULAに変更します。似たようなもんですが。。。 アンデッド/UNDEAD(2003)(GyaO) 悪（ワル）と呼ばれた男(2011)(GyaO) 免許がない…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった LinkedInにXilinxが下記のような職種の募集をアップしました。 Staff Parallel Programming Frameworks Engineer すでに14人が応募したようです。昨日は…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Hardware/Software (HW/SW) Co-design for the Xilinx Zynq Virtual Platformによると、 • Introduction to Electronic System Level (ESL) • Levels of…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Building Linux for the Parallella Platformでは、 ZedBoardでのLinuxのビルドのやり方がアップされています。 内容はこんな感じ。 引用 SD Card Prepa…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのOpen SDKには、Offline Compilerがあります。 この資料の4頁にツールの画面があります。 左側にOpenCLのソースコード、右側に生成されたLLVM IR…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった @nahitafuさんこと、特殊電子回路株式会社の内藤さんが書いたFPGA本、シリーズ『FPGAでゼロから作るPCI Express: PC拡張用の定番バスはこうやって動かす…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ツイートで知ったMerrick1というFPGAです。 XilinxのSpartanTM-3A DSP XC3SD3400Aを100個＋1個の構成で、 Base board price is GBP 10,000, USD $15,000…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このページは、Parallellaのハードウエア情報が網羅されているので便利です。 Parallela Beta Boardは、Size: 3.4" x 2.15"に、ZynqとEpiphanyが載って…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった OVPを提供しているImperasの日本での技術サポートが決まりました。 Imperas Names Upwind Technology as Technical Support Provider in Japan Upwind T…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのOpenCL SDKは、Core i3/5/7とXeon/Xeon Phiでは利用できるプラットフォームが違います。 Core i3/5/7はWindows 7/8、Xeon/Xeon PhiはLinux(Red H…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Altera OpenCL Case Studiesというプレゼンテーション資料が公開されています(Alteraのサイトではありません)。 10頁以降が今までにない資料です。 特に…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスがスポンサーのUdacityのFunctional Hardware Verificationについては、 Udacityで書きましたが、 NVIDIAがスポンサーのIntroduction to Para…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった コバさんこと、小林優さんの 新しい本(FPGA ボードで学ぶ組込みシステム開発入門 (Xilinx編)が技術評論社から出版されました。 2011年に出版されたFPGA …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった シノプシスのブログ、Network software bring up, earlier with virtual prototypesでは、 ARMのCortex-A57のバーチャルブラットフォームについてです。…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAマガジン発売記念セミナを開催します！ 引用 FPGAマガジンNo.1の発売を記念して、FPGAマガジン筆者陣によるセミナを開催します。 日時 2013年5月5日…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Arrow’s SoCKIT Solution Accelerates ARM-Based SoC Designによると、 ＄99のワークショップに参加すると、 SoC FPGAに触れるだけでなく、評価キット($…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった どっかにすでにアップされていますが、 CVCのブログ、SystemVerilog 2009 macro `FILE– absolute or relative path?では、 __FILE__マクロの値が絶対パ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昔々、 工場のラインで働いていた人は一つのことをずーとやる単能工でした。 その後、工場が海外に移転し、日本に残った工場ではセル方式などで働く多能…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった gtc2013で発表されたKaylaが欲しい。 でも、いつリリースされるかは現時点では不明。 ということで、TegraでCudaが使えない。 いや、実は使える。Carma…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 5月末までに入社すると100万円を支給してくれるフィックスターズのサイトに、 Altera Stratix V アクセラレータボードの情報がアップされました。 Nalla…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallella Platform Reference Designによると、 Epiphanyとの接続部分のFPGA用HDLコードを公開したようです。 Parallellaプロジャクトどんどん公開し…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった OpenCL*: the advantages of heterogeneous approachでは、IntelのOpenCLについて書かれています。 IntelはCPUとGPUでOpenCLをサポートしていますが、 G…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Subject: Cadence C-to-Silicon kicked A, but we forgot to tell Gary Smithに対する ケイデンスの反論がDeepChipにアップされました。 C-to-Siliconが…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった インテルの22nmプロセスで実装したABAX2P1の発表にあわせて、 4月18日(木)にTabulaSpacetime フォーラムがロイヤルパークホテルで開催されます。 時間は…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 国内初のBSPと一括サポートで：TED、Zynq-7000 AP SoC＋WEC7環境の構築・開発を支援によると、 ZynqでWindows Embedded Compact 7が動くようです。 Zynq…

@Vengineerの戯言 : TwitterSystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SynopsysのFellow、Janickさん(Janick Bergeron)が2月に行われたDVConでTechnical Excellence Awardを.昨年度のJohn Aynsley, Doulos CTOに続いて、2人目…