Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今月最後は、Twitterで知った、結構ビックリしたこと。 AMA: We are the Google Brain team. We'd love to answer your questions about machine learnin…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで教えてもらった HPE Powers Up The Machine Architecture 凄いですわ。 HPEが技術開発している「The Machine」の詳細が載っています。 The Mach…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日、SDSoC勉強会＆懇親会を行いました。 参加者12名でしたが、発表者6名、LT1名で盛りだくさん。 予定では皆さんの発表時間を合わせても3時間ぐらいな…

映画好きの戯言 今月は年始があったので、多いです。 9本(DVD：9本)、全部GEOで新作・準新作、旧作も半額。 ゲオアプリで半額の時は、その半額になるようだ。 なので、新作だけど7泊8日が390円は半額の半額で100円だよ。 5本1000円で半額と同じ。旧作100円は…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAマガジン、No.16に、 特集関連 特別寄稿 【入門者も経験者も参加できる勉強会】 SDSoCや高位合成技術について情報交換できる FPGAコミュニティのスス…

engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨年に引き続き、 OpenMPCom 2016 Programにプレゼンテーションスライドが公開されています。 Keynote: Evaluating OpenMP’s Effectiveness in the Many-C…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった An OpenCL(TM) Deep Learning Accelerator on Arria 10 Comments: To be published at FPGA 2017 と、あります。 関連資料として、 A Deep Learning Arch…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PYNQ で Jupyter そして Polyphony で高位合成 polyphony という Python から verilog を生成する高位合成ツールのお話。 通常は、開発用マシンでなんら…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Live Demos Over the Internetでは、 インターネット越しに、RISC-Vコア実物を使えるというもの。 Googleアカウントでログインすれば、OK! デモは、C/C++…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Zynq搭載のFPGAボードは、いっぱいありますよね。 ・ZedBoard ・Zybo ・microZed ・Z-turn ・ZynqBerry ・PYNQ snickerdoodle: Create Something Differ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで教えてもらったので、 PATCH/AARCH64 Add -mcpu=thunderx2t99 supportによると、 Cavium has acquired the Vulcan IP from Broadcom. このパッ…

engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として残しておきます。 ORACLEのSPARC M7について 日本オラクル、買収以降のSPARCプロセッサと最新世代の「M7」を解説 によると、あのPOWER8より、 …

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった #PYNQ 祭りの準備の結果、XilinxのZynq搭載のボード「PYNQ」のお祭りを行います。 FPGAエクストリーム・コンピューティングの番外編として。。。 FPGAエ…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった GPUは消費電力あたりのスループットを最大化するの基調講演で出てきたLegion Language Githubでソースコードが公開されています。 一番新しい論文は、こ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RISC-V Proxy Kernelのソースコードを解析しました。 Slideshareにアップしました。 RISC-V : Berkeley Boot Loader & Proxy Kernelのソースコード解析 …

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 現在リリースしているHiFive1はFreedom E310 (FE310)ベースのチップ。 SiFive Offers RISC-V Platformsによると、E300 platformは、TMSCの180nmを使って…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIAのDeep Learning Institude、 Bill Dally氏の基調講演(10:00-11:30)での質疑応答で どのようにすれば、GPUのレイテンシーを少なく出来るか？ とい…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HiFiveのBSPは、Githubのここにあります。 ここに、ArtyとHiFive用のコードがあります。 DigilentのArtyで開発したようですね。 Artyの実装とHiFive1での…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CLaSHという言語で記述されたRISC-V : RISCV-CLaSH で、CLaSHとは、こちら Haskellベースの言語の模様。Githubで公開中。 引用 CλaSH (pronounced ‘clas…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SpinalHDLという言語で実装したRISC-VベースのSoC RISC-VベースなSoCのドキュメントは、ここ、回路の説明はここ で、SpinalHDLとは？ 引用 Spinal is a …

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昔、このブログでは、いっぱい、いっぱい、Bluespecを取り上げました。 そのBluespecは、RISC-Vへの取り組みをしています。 RISC-V at Bluespec@RISC-V W…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ESD Alliance - Jim Hogan Series : Discussion of Open Source Processors and the RISC-V Project Moderator: Jim Hogan , Managing Partner, Vista V…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった THESE TRENDS WILL SHAPE EMBEDDED TECHNOLOGY IN 2017に、 IoTとして、RISC-Vが取り上げられています。 特に、HiFive1とMicrosemi、どちらともSiFiveの…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった BaySandのShuttleでRISC-Vが使えるに出てきたCodasipって、日本にも代理店があるのを先日知りました。 シンコムさんです。2014年には取り扱っていたよう…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 5th RISC-V Workshopのビデオ観ていたら、SynopsysがASIPでRISC-Vコアを作っていたよ。 ARCではなく、ASIPで。 Extending RISC V for Application Speci…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として残しておきます。 Useful #RISCV reference card for asm programmingから調べて見つけました。 ケンブリッジ大学: ECAD and Architecture Pr…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として残しておきます。 First Look at AMD Vega GPU Architecture AMDが次世代GPUアーキテクチャ「Vega」の概要を明らかに 北森瓦版【AMD】次世代G…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として残しておきます。 このブログでも昨年の12月1日に紹介しましたHiFive1。 入手した人がQiitaに記事をアップしてくれています。 Arduino互換ボ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨年末、調べ物をしていたら、偶然、TensorFlowのgithubに見つけました。 TensorFlowでSnapdragonのDSP(Hexagon)がサポートされています。 ここと ここ …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのLake Crestについて、お正月に調べてみました。 32GBのHBM2を搭載したディープラーニング専用ASIC「Lake Crest」は2017年末に登場 と 加速するIn…