映画好きの戯言 6月の映画鑑賞は、6本 (DVD x 6本)。合計(51 = 45 + 6) 今月はいろいろあって、6本しか見られなかった。かつ、6本中5本は邦画。 ドクター・ストレンジ(2016)/DOCTOR STRANGE 面白かったよ。半分、コメディだね。 師匠のエンシェント・ワン役…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 俺様SoC宣言から3年が経ちから3年半が経過。 599ドルのZC702 395ドルのZedBoard 199ドルのMicroZed 149ドルのZyBo に加えて、 209ドル/149ド…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 第26回 全脳アーキテクチャ若手の会 勉強会 「バイナリーニューラルネットとハードウェアの関係」の資料、 バイナリニューラルネットとハー…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel Hardware Accelerator Research Program (HARP) チュートリアルというのが、 Twitterに流れてきたんだけどね。 Intel Hardware Accele…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで知ったんだけど、 GPUを支える技術 ――超並列ハードウェアの快進撃［技術基礎］ 出るんですね。。。 e-honで買おうと思ったけど、予…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 6月24日(土曜日)発売の算数&ラズパイから始める人気AI ディープ・ラーニング 100頁超の特集です。 そんでもって、あたしも 特設 衝撃的な性…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CCIX Tech Demo Proves 25Gbps Performance over PCIe XilinxがCCIXのデモをやったようです。25Gbpsかー。 Zynq UltraScale+ MPSoCの内部バス(CCI-AXI)か…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ARM DynamIQが発表されてから約3ヶ月、 対応したCPUコアであるCortex-A75とA55、GPUコアであるMali-G72のアナウンスがありました。 【詳報】ARM、VRやAI…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 来年のXilinx、その2にも書きましたが、UltraZedの勉強会がまだ出来ていません。 「PYNQ祭り」延長戦 : FPGAディープラーニング実践懇親会では、UltraZed…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった [http://pc.watch.impress.co.jp/docs/news/1065598.html Intel、Xeon Platinumの新アーキテクチャを公開 なんだか、凄いことになっている。 「Skylake-E…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PSS Early Adopter (EA) Portable Test and Stimulus Standardが公開されたようだ。 結構前からいろいろやっていたので、やっとという感じ。 Accelleraに…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AWS EC2 F1について、みんなでワイワイ調べる会(その1)の続き。 AWS EC2 F1について、みんなでワイワイ調べる会は7/8(土)に開催しますが、 申込期限を6/3…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週の月曜日(6/12)のブログ、SystemVerilogによるテストベンチ実践会 に追加して、 すべてのFPGAユーザーのために 1. 初めてのテストベンチ 2. タスクに…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AVNETからMiniZedが出るそうな。89ドル ZEDBOARD、MICROZED、PICOZED、ULTRAZED、そして、MINIZED 引用 single-core Zynq 7Z007S搭載 On-board connectiv…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Trenz’ €89 ArduZynq puts Xilinx single-core Zynq Z-7007S SoC into an Arduino footprint with Arduino headers Xilinx Vivado Design Suite HL WebPA…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために、 Best Short Paper at FCCM 2017 gets 30x from Python-based PYNQ development versus C-based, hand-coded designs for Zynq SoC Evalua…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SPARK SUMMIT 2017でのXeon + FPGAの講演ビデオが公開されています。 ACCELERATING SPARKML WORKLOADS ON THE INTEL XEON+FPGA PLATFORM FPGA-XでのLT「X…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のブログ、FALCON LibraryでWinograd？に引き続き、Winogradネタ。 FixStarsのTech Blog /proc/cpuinfoに、 CNNの高速化: Winograd’s Minimal Filter…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FALCON Library: Fast Image Convolution in Neural Networks on Intel Architecture というのをTwitterで知りました。 引用 We describe FALCON, an ori…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SystemVerilogでテストベンチを書いていたのって、もう10年以上も前です。 半導体開発の検証では、SystemVerilogのVerification(検証)の機能って、とって…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RISC-VでのDavid Pattersonさんの講演「50 years of Computer Architecture」が公開されました。 Monday 9 15am History of Computer Architecture and R…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日やることの 1)、原稿の校正 2)、原稿書き 3)、ブログ が終わったので、 4)、AWS EC2 F1の調査 をしようと思って、USB HDDを接続し、Ubuntuを立ち上げ…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために、 Cadence Introduces First Interface and Verification IP Solution for CCIX to Advance New Class of Datacenter Servers 引用 The Cad…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 6th RISC-V Workshop Proceedingsのプレゼン資料および講演ビデオが公開されました。 SCR1: open RISC-V compatible MCU core with support ソースコード…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Microsoft Cognitive Toolkit 2.0がアナウンスしました。 Kerasのサポートと、なんと、Halide を利用していると。 調べてみたら、GithubのExampleの下の…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx reVisionはまだリリースされていませんが、公開されている資料を再度じっくり読みました。 背景資料 ザイリンクス、reVISIONによって幅広いビジョ…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 最近のDNN関連では、Binarized Neural Netoworkに関する論文や実装が多いですよね。 でも実装コードってあんまりないんですよ。 いろいろと調べてみると…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AWS F1のお話が聞けそうでセミナーに行こうと思っていましたが、 当日、MTGが長引いたため、行けませんでした。 が、AWS does a deep-dive video on the …

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDが新しいコンパイラ：AOCC 1.0 Benchmarking AMD's New AOCC Compiler For Ryzen 今までリリースしていた AMD Open64 から Clang/LLVMベースに変更し…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Get your hands on HiKey 960 board, a combination of the latest ARM technologies and AOSP Hikey 960ということで、Kirin 960搭載のボードが出たんだ…