2018-10-01から1ヶ月間の記事一覧
映画好きの戯言 2018年10月の映画鑑賞 8本、(2018年合計、99 = 90本 + 9本)、うち劇場 : (9本)、GYAO!：(5本) コインロッカーの女(2015)/COIN LOCKER GIRL、GYAO! GyaOで観たけど、なかなか、良かったよ。 ニューヨーク、愛を探して(2016)/MOTHERS AND DAUGH…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 低消費電力FPGA上でDeep Learningを実現するソフトウェアスタック「Blueoil」をオープンソース化しました LeapMindさん、基盤ソフトウェアの[ Blueoil]…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログのカテゴリ、「ディープラーニング/機械学習」から ・TensorFlow ・PyTorch(Glow) ・ONNX ・Arm Neural Networks ・TVM ・Halide/Tiramisu を…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ARM Cortex-M用のONNXコンパイラだって。 YVR18-333: ONNC (Open Neural Network Compiler) for ARM Cortex-M ONNCについては、このブログで今年の4月22…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SYCLについては、このブログでも12回登場しています。 hipSYCL - an implementation of SYCL over NVIDIA CUDA/AMD HIPでは、 CUDA/HIPの上にSYCLを実装…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Googleが実証した「結果を出すチーム」のすごく意外な共通点とは？ 小室 淑恵：株式会社ワーク・ライフバランス代表取締役社長 昔、サイボウズのセミナ…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Liteって、custon operators が書けるのね。。。 https://www.tensorflow.org/lite/apis#writing_custom_operators typedef struct { void* …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ODROID-H2 Intel Celeron J4105 Single Board Computer to Launch in November ODROIDは、ArmなSoC搭載のボードだと思っていましたが、x86なボードもあ…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった @msyksphinzさん、凄いですよね。 RISC-Vに関しては、@msyksphinzさんのところに行きつく。 FPGAの＠marsee101さんの「FPGAの部屋」と同じですね。 APS…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった BNN-PYNQ が Ultra96 でも動くような。 まずは、README.md We support 3 boards for hardware acceleration which are Pynq-Z1, Pynq-Z2 and Ultra96 (w…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ONNX Runtime for inferencing machine learning models now in preview ・残念ながらOSSではない ・pip でインストールするもの ・ONNX 1.3ではなく、1…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった サムスンがAI機能搭載の独自チップを開発中？ Galaxy S10に採用のうわさ Huawei(Hisilicon)の勢いがあり、Apppleに次ぐスマホメーカーになっています。 …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIA Turing Architecture In-Depth ・Turing Tensor Cores FP16、INT8、INT4 Deep Learning Super Sampling (DLSS) ・メモリ階層 L1/L2共に、増強 Tu…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 96コアの高性能サーバーCPUも目論むArmの新ブランド「Neoverse」 ArmのCPUコア、Zeusが先で、Poseidonが後って、何？ 多分、先に、Zeusを決めちゃったん…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Arm と言ったら、Linaro無くては。。。 ということで、Linaro Connect Vancouver 2018 のビデオと資料が公開されました。 気になったものを何点か。。。…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ちょうど、昨年(2017年)の今日(10月17日)に開催されたXilinx 開発者フォーラム2017だったんですよね。 今年は日本での開催は無いようですね。。。非常に…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでも6月14日に紹介したArm ML Processor PC Watchでも記事を書かれている大原さんによるArm MLプロセッサ、明らかになったその中身 結構詳し…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NEW PART DAY: THE RISC-V CHIP WITH BUILT-IN NEURAL NETWORKSで知った小さなRISC-Vデバイス。 開発元は、KENDRYTE(中国) ・RISC-V DualCore (64bit/FP…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Phoronixの Tegra194 "Xavier" Display Support Hits DRM-Next For Linux 4.20~5.0 NVIDIA Sends Out DRM Display Patches For Tegra's Xavier SoC NVID…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlowのPRを眺めていましたら、ありました。 Tensorflow Lite optimized build for i.MX6 SOC #22523 i.MX6 上でTensorFlow Liteを動かすために。 …
@Vengineerの戯言 : TwitterSystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ハードウェアに、「黄金時代 (Golden Age)」、到来、いや、再来で、Xilinx の VERSAL について書きましたが、 VERSAL の ATF (Arm Trusted Firmware)、U-…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった いつものように、TensorFlowのソースコードを眺めていたら、r1.12 のブランチがきられていた。。。 まー、r1.11 がリリースされたので、r1.12 のブラン…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 下記の表にあるように、2018/9/23の時点でのgithub の Stars/Forks から ディープラーニング・フレームワークの第1フェーズは、 1)、Keras + TensorFlow…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PyToch が Google TPU で動くのはある意味、衝撃だった。 Introducing PyTorch across Google Cloud Google TPU を利用するには、 TensorFlow にて、Est…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった いやー、来たわ。 XilinxのVERSAL。。。AI coreシリーズ、[ これ、10年前に欲しかったわ。やりたかったことがこれで検証出来たわ。 ということは、10年…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Machine Learning Shifts More Work To FPGAs, SoCsを読んだら、 Habana というのがあるのを知った。 ・Inference: Habana Goya™ : PCIe Card: PCIe Gen…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日は、Synopsysでしたが、今日は、Cadence Tensilica DNA Processor Family for On-Device AI Tensilica DNA Processor Family for On-Device AIとし…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Synopsys Announces Support for the Open Neural Network Exchange Format in ARC MetaWare EV Development Toolkit ということで、Synopsysは、ARC Me…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった いつものように、オープンソースのソースコードを眺めていました。 今回は、tvm に何やら、新しいRelayなるものが。。。 [RFC NNVMv2 IR - Relay #1673]…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Ultra Low Latency and High Performance Deep Learning Processor with FPGA Alibaba Cloud の Blog。 入力は、Int4 出力は、Int32 量子化は、Int16 対…
