映画好きの戯言 2018年6月の映画鑑賞 1本、(2018年合計、71 = 70本 + 1本)、うち劇場 : (6本) 今月は、 転職して、お仕事、一生懸命やったので、夜は直ぐにお眠になってしまったので、 1本しか見ていませんよ。 デッドプール２(2018)/DEADPOOL 2(劇場) デッ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで流れてきたので。。。。 人工知能研究センターのセミナー資料。。。 【AMBN 2017サテライトワークショップ】ベイジアンネットワークツールの最…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Tiramisuの論文：Tiramisu: A Code Optimization Framework for High Performance Systems の筆頭者のRiyadh Baghdadiさん、この論文では MIT 所属で、…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Halide勉強会で、Tiramisuのことをお話しようと思っているので、 Tiramisuは、次の4つのチャレンジを行うこと、と。 1). mult-language or MPI+OpenMP+C…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきた、これ Facebookのブログは、こちら => Accelerate large-scale applications with BOLT このブログ書いている、Maxim Panchenko さ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 明日ぐらいに、このブログの訪問者が400000になります。 前回の祝！300000訪問者、達成!(2016/7/11(月))から 2年弱(715日、日数計算のサイト)。 300000…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった インターフェース、2018年8月号(明日、6月26日発売に、 TensorFlow Lite と TensorFlow XLAの記事を書きました。 TensorFlow XLAに関しては、第四弾にな…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために、 CuPyをOpenCLで動かすフレームワーク ClPy を先行リリースしました 引用 とは言ってもCuPyも大きなライブラリですので、現状ではすべて…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために ディープラーニング専用チップのHailoが$12.5Mを調達、従来型CPUの数倍の性能を達成 Hailo 12.5Mドルって、 引用 これでHailoの調達総額は…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IWOCL 2018での講演資料 High Performance Asynchronous Host-Device Communication Through the Intel FPGA Host Pipe Extension to OpenCL この資料の…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ソースコードからビルドしてみました。Windows subsystem for Linux上で。 Building and Testing PlaidML bison と flex を使うので、、 % sudo apt ins…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでも何度か紹介しました PlaidML、 ここからの引用です。 PlaidML Architecture Overview¶ At a High Level PlaidML Consists of: A core tha…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intelが発表したOpenVINO New Toolkit Helps Developers Streamline Deep Learning Inference & Deployment これによると、 Intel announces the new Op…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきたので、記録のために。 ASBD 2018, Jun 2 2018 での Microsoft Research の Ming Liu さんよる Project Brainwave: Enabling Real-Ti…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきた、Qualcomm-backed startup announces AI processor family Kneron 引用 SOFTWARE ・Deep Learning Software App Modules Emotion R…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨年12月8日からの更新：富士通のディープラーニング 復習：安藤さんの記事：ISC2017 - 富士通のAIエンジン「Deep Learning Unit(DLU)」 Post-K Develop…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ウロチョロしていたら見つけました。 nn-hal 実体は、 Intel® Movidius™ Neural Networks HAL と Android Neural Networks HAL for Intel® Movidius™ NC…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Armが機械学習専用プロセッサ「Arm ML」を投入へ ARMのCNN Accelaratorとは、微妙に違いますね。 ACE Lite I/Fを持っているようですが、CPUコアのACPス…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow XLAの正式リリースしてから、1年と3が月。。。しかたっていないけど、 TensorFlow XLA (Google) : Keras - TensorFlow - XLA (Google TPU) T…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった とりあえず、記録のために。。。 このブログでも、1月16日に紹介した、Xavier 「Jetson Xavier」「Isaac」 Jetson Xavier Isaac NVIDIAの「Jetson Xavie…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ISCA2018のKeynotesのビデオって、無いのかしら。。。こんなツイートも ・「A Return to (Limited) Explicit Dataflow Execution」、Doug Burger, Micro…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あたしのこのツイート John Hennessy and David Patterson 2017 ACM A.M. Turing Award Lectureのビデオ パターソン先生、 「Domain specific language …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために Intel FPGAs Bring Power to Artificial Intelligence in Microsoft Azure Project Brainwave public preview Microsoft Azure Machine Le…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 中村先生がツイートしていたので。。 GPUDirect GPUDirect Async 引用 GPUDirect Async is all about moving control logic from third-party devices t…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ARM、7nm に対して、76コンビを投入。 ARM Cortex-A76 ARM Mali-G76 共に、7nmターゲット。。。 Cortex-A76は、もちろん、DynamIQをサポート。。。Dynam…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Glow、その3の続き。 graphTest.cppのsimpleTestConvテストを見てみましょう。 デバッグのためにの dump 関数の使い方と、ダンプ結果。 引用して、コメ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Windows subsystem for Linuxにて、GLOWをビルドしてみた。 準備、 cmake : Ubuntu 16.04のcmakeは、3.5.xだった。3.7以上を要求されたので、3.11.2をソ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために。 120: This Startup Just Built Japan’s Most Powerful Supercomputer この後半にある 長いですが、記録のために、引用します。 Daisuke:…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきたので、記録として。 Parallel Programming for FPGAs 235頁の大作。。。 FPGAをHLS(C/C++)を用いて実装するための資料というより、…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Lattice、FPGAに搭載可能なAI向けIPと開発ツールの無償提供を開始 この記事では、Lattice FPGA用にニューラルネットワークアクセラレータIPとそのための…