2020-12-30から1日間の記事一覧
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Andes と Codasip から L2 Cache ありの RISC-V コアがアナウンスされていますね。Andes A27L2 and AX27L2 cores というのが、L2 Cache あり。L1/L2とも…
Vengineerの戯言
人生は短いけど、長いです。人生を楽しみましょう！
