@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
「SystemVerilogによる検証の基礎」
TwitterのTLに流れてきたので、ちょっと調べてみました。
著者の「篠塚一也」さん、下記に
「UVMの概要と実践に適用する際のガイドライン
UVMの理解と検証作業への応用」という20分の講演をされているみたい。
その時の講演資料は、こちら、ですね。
所属が「アートグラフィックス」なので、サイトに行ってみたら、
たしか、ETに出展した時にお話を聴いたことがあるのを思い出しました。
ここにいろいろと資料があり、一部、無償でダウンロードできます。
昨年の前半までは、SystemVerilogのリファレンス的なものも無償でダウンロードできたんですが、今は公開を止めたようです。
