Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう!

SiFiveのKamiって?

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

記録のために

 github

github.com

The RiscvSpecKami package provides SiFive's RISC-V processor model.

github.com

プレゼンテーション資料

Using Kami in the field - experiences integrating Kami into SiFive's Chisel/
Scala-based design flow

Introducing Scalable New Core IP for Mission Critical Use

 

このプレゼン資料の発表者、Formal Method の研究者っぽい(MITで)

 

www.sifive.com