@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
Twitterに流れてきたこのツイート
The entire HOPL4 lineup is really powerful, but I personally really enjoyed the Objective-C paper. HOPL is all open access! https://t.co/5dTlt7IxbK https://t.co/IQDeSrxhJt
— Chris Lattner (@clattner_llvm) 2020年6月13日
Objective-C の歴史の論文で、6月末まで無償。。。
まー、これなら、あーそうね。。chirs Latthner さんだから、と思っていたら。
このツイートに関連して、次のツイートに、Verilogの歴史、楽しんだと。
I also enjoyed the history of Verilog: https://t.co/ivwnm3tHtc
— Chris Lattner (@clattner_llvm) 2020年6月13日
え、そんなのあるの？と思って、アクセスしてみたのがこちら。
Verilog HDL and its ancestors and descendants
https://dl.acm.org/doi/abs/10.1145/3386337
こちらの論文も6月末まで無償でアクセスできます。(ずーと無償で公開されているようです)
で、この論文を眺めてツイートしたのが、いろいろあります。
ここいら辺にあるので、興味がある方は、眺めてください。
Verilog HDL(ここではVerilogになっています)の歴史。
— Vengineer＠アマゾンプライムで映画三昧 (@Vengineer) 2020年6月13日
1984年に誕生し、1985年に商品リリース。その後、Superlog と Veraを取り込んで、SystemVerilogに。90ページあるが、皆さん、読みましょう。
あたしは、今、読み始めました。 https://t.co/S4YsYnrua4
追記)、2021.03.27
Dennis さんの下記のツイートを見て、ブログを書こうと思い、自分の過去のブログを検索したら、このブログが出てきた。
The history of Verilog as outlined by @paulmclellan - with a bonus link to the #DVCon_US 2021 personal perspective video. https://t.co/yL79KLHpn7
— Dennis Brophy (@dennisbrophy) 2021年3月23日
Cadenceのブログも載せておくね。
DVCon US 2021 でのビデオも貼っておきます。
