@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
Twitterのタイムラインに流れてきたこの論文:
「DomainSpecific Hardware Accelerators」
DeepLさんにお願いしたら、結論に、
「ほとんどのアクセラレータは、ダイの面積と消費電力の大部分がローカルメモリによって支配されているメモリ支配型です。特殊化の恩恵を受けるためには、多くの既存のアプリケーションをリファクタリングして、グローバルメモリの帯域幅需要を減らす必要があります。」
と。
画像処理用のASICも同じでほとんどがメモリ。。
流れてくるデータをチップの内部にストアしておくのでどうしてもメモリが必要。
小さな画像 (512x512) 程度ならいいのですが、4Kとか8Kとかになるとローカルメモリでやるのはかなりつらそう。
そして、
この論文の3人の著者の内、https://t.co/uT9Fu8vvLQ
— Vengineer@アマゾンプライムで映画三昧 (@Vengineer) 2020年6月24日
最初のお二人は、
この論文の著者なんだけど。https://t.co/GBu7wcLXQ9
Hanさんが著者になっているのは、Prof. Bill Dallyさんのお弟子さんだからね。https://t.co/VzIlSwqwQe
Hanさん、FPGAで出てきたのかな?と思ったら、違ったです。
アクセラレータをASICで開発するのはいいのですが、どうしても開発費と開発期間が長いのよね。開発費があっても、開発期間が長いので開発前の要求が開発後でも成り立っているかがポイント。それを間違えると、開発した後に無用の長物ができてしますの。
FPGAなら開発費と開発期間の問題は多少解決できそうだけど、FPGAの中に入れられる機能が要求に合わないとできないしね。
本当に、悩ましい限りです。