Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう!

Intel Rocket Lakeは、CPU側が PCIe Gen4 に

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

最近、Intelプロセッサに関して、チェックしていなかったのですが、

第11世代Rocket Lake-SコアCPUとチップの情報を見ると、第10世代のComet Lakeと同じ14nmプロセスでありながら、PCIe Gen 4をサポートしているんですね。

そして、第12世代Alder Lakeは 10nmになってしまうので、14nm 用に開発した PCIe Gen4 コアは1回限りなんですね。

 

CPU側からの PCIe Gen4 は、x16 + x4 になり、x16はアクセラレータ用(dGPU用)で x4 はストレージ( M.2 ) 用になるようです。CPU側に ストレージが付くんですね。

bto-pc-fan.com

Ryzenが出ているので、普通に PCIe Gen4 対応の M.2 ストレージが使われているのね

しかしながら、

northwood.blog.fc2.com

には、x16 (dGPU) + x8 (DMI) = 24 レーンになっています。どっちなのだろうか?

おまけにチップセットも 500シリーズに代わって、DMIが x4 から x8 になったんですね。DMIは基本的には PCIe と同じなので、この DMI も PCIe Gen3 から PCIe Gen4 に変わっているんでしょうかね。400シリーズを使うと確実に PCIe Gen3 ベースでしょうが。

Intel 500チップセットには、PCIe Gen3 がたくさん付いているので、DMIを x8 にしても帯域が足りないのでやっぱり、ここは PCIe Gen4 ベースなんでしょうね。

この記事によると、400チップセットですら、PCIe Gen3が最大24レーンとあるので、DMI x4 じゃ足りないでしょうに。

bablishe.com

また、ネットも、1GbEから2.5GbEとか書いてありますね。

CPU側よりもチップセット側の充実っぽいですね。

あ、チック・タック作戦からすると、14 nm で PCIe Gen4 を作るのは当たり前で、動いたら、10 nm に移行するっていうのは正しいのね。

 

上記の北森瓦版が参照している下記の記事にある、Rocket Lake の図を見てみると、CPU側って CPUとGPUを EMIB で接続していて、PCIe コントローラは GPU 側にあるんですね。この構成にすると、GPU側が 10nm で、CPU側が 14ns 、今後は 10nm になればいいんですね。

ということは、上に書いた PCIe Gen4 の部分は 14 nm じゃなくて、10 nm だ。

1回のみじゃないんだね。

www.techpowerup.com

ここにもあった。

northwood.blog.fc2.com