Vengineerの妄想

人生を妄想しています。

Xilinx Vivado SimulatorでCテストベンチを使う

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった 

Adam Taylorさんのブログ、

www.adiuvoengineering.com

 

Windows版 + VHDL + C Testbench っぽい。

SystemVerilogでは、DPIがあるが、Vivadoは import はできるが、export は functionのみのサポート、export できないのが辛い。

この C Test Bench も同じようなもの?

 

Pythonバインディングもあるようですね。ここ

 

Vivadoちゃん、SystemVerilogの export task を早くサポートしてちょうだい。