@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
今週は、先週、11月5日、6日に行われた
「RISC-V Day Tokyo 2020」
の振り返り。
折しも、「Arm DevSummit Japan 2020」が11月4日、5日とぶつかった。
「Arm DevSummit Japan 2020」は、午後からの開催だったが、「RISC-V Day Tokyo 2020」は9時から17時までとフルタイムでかつ、ほぼ休みなしのだった。
今回聴きたかったのは、6日の「エスペラントのRISC-V機械学習SoCの検証メソドロジー」。
何となく、お仕事中だったので、ちょこっとしか聴けなかったが、土曜日(7日)の朝に講演ビデオがYoutubeにアップされたので、最初から最後まで聴いてみた。
講演ビデオを見終えた後のあたしのツイート。
昨日のEsperanto
— Vengineer＠ (@Vengineer) 2020年11月6日
Technologiesの講演。
SynopsysのVCSとZebu4、DRAMとPCIeのIPもSynoosys
ML Software Stackは、Glow Compiler。8台のZebu4を使って検証。贅沢な環境ですね。https://t.co/kyeSCw3cVo
- ET-Maxion for Linux and application software => 16コア
- ET-Minion for machine-learning computation => 4096コア
の2種類の RISC-Vコアが入っている。具体的には、下記のブログをチェックしてください。2017年12月なので3年も前ですね。
Cores + caches blocksをベースにした複数階層を メッシュスタイルの NoC で接続
NoCに接続しているブロックは、Shiresと呼ぶ。以下が、Shire
- ET-Minion Shire が compute cores の基本ブロック
- ET-Maxion coresが入った Shire
- DRAM Controllersが入った Shire
- PCIe Express controller が入った Shire
- サービスプロセッサーが入った Shire
- その他いろいろ
TSMC 7nm プロセス
Ando-sanの記事も参考に
これによると、
- ET-Maxionには、L1/L2 Cachesがある
- ET-Minionには、ベクター浮動少数点ユニットがある
で、このSoCをどのように検証していったかの図か下記。上記、Youtubeのビデオの9分ぐらいのところをキャプチャーして引用しています。
SoCを開発するためとしては、王道ですね。
同じベンダーの Simulator と Emulator を使うと移行がスムーズですからね。
気になるのは、IPである、PCIe Controller + Phy と DRAM Controller + Phy を Emulatorではどのようにしていたかである。DRAM Controllerに関しては、SimulatorとEmulatorには入れているみたいですね。Emulatorでは、RTL I/O Modules とあるのでこちらに PCIe Controllerは入っていそうですね。Phyはどうしたのだろうか？
EmulatorのZebu4は、なんと、8台も使ったようです。というか、8台使わないと全部入らないということなんでしょうね。2 * Maxion + 512 * Minion で 1台のZebu4なんでしょうかね。
Zebu4が8台だと、数億円ぐらい必要ですね。まー、58Mドル以上は資金調達しているのでそのぐらいは使えるんでしょうね。
ある意味、うらやましいです。
