@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
ぶらぶらしていたら見つけました。
Agile SoC Development with Open ESPhttps://t.co/TmJp49cBFchttps://t.co/AuXIXSQ6J9https://t.co/2sJXxFIFlL
— Vengineer@ (@Vengineer) 2020年10月16日
ESP is an open-source research platform for heterogeneous system-on-chip design that combines a scalable tile-based architecture and a flexible system-level design methodology.
下図は、サイトからのURL組み込みによる引用です。
Keras/TensorFlow/PyTorch からは、hls 4 ml で取り込むっぽい。
hls 4 ml って、これかな? なんか見たことありますね。
モデルは、SystemCでも作れるようですが、RTLに変換するにはお高いツールが必要っぽいですね。
アクセラレータとしては、
- ESP accelerators
- Third-Party Accelerators (NEW):
をサポートしていて、ESPの方は、
- Cadence Stratus HLS flow
- Xilinx Vivado HLS flow (NEW)
- Chisel flow
で実現できて、Third-Party Accelerators としては、
- NVIDIA Deep Learning Accelerator (NVDLA)
が使えるというもの。