@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
はじめに
5月10日のブログに書きましたように、5月29日(土)の 13:30-16:00 で、オフラインにてVerilator勉強会を開催しました。
Verilator 勉強会
発表は、
@Ryuz88 さんの「Verilatorやってみた」
@msyksphinz さんの「Verilatorの内部構造解析」
@Vengineer の「VerilatorとSystemC」
の3つです。
事前申し込みは31名でしたが、参加者は発表者を含めて、最大25-26人ぐらいでした。
Verilator勉強会後のお二人のブログ
@Ryuz88 さん のブログ
@msyksphinz さん のブログ
あたしのこのブログを含めて、3人とも Hatena Blog ですね。(笑)
あたしの発表は、Verilatorのテストベンチ側にC++ではなく、SystemCを使うというものです。 何故？SystemCなの？というと、1999年からSystemCを知っているし、それなりに使っているからです。ただ、それだけの理由です。
テストベンチ側にC++を使うやり方は、Verilatorが生成するC++コードをみてかなりわかってきたので、C++でもいいかなーとは思っています。
おわりに
今まではオフラインの勉強会を企画しました。 企画側としては、オンラインの勉強会は、
- 場所の準備
が無いのでとってもやりやすいです。
また、会場までの移動が無いので、どこからでも発表、参加できるのは、本当にいいなーと思っています。 なお、オフラインの勉強会の最大なるメリットとしてのいろいろな人との交流ができないので、ちょっと寂しいですが、 移動時間を考えると、オフラインの勉強会よりオンラインの勉強会の方があたしにとってはメリットが大きいと思っています。
また、何かの機会がありましたら、オンラインの勉強会を開催したいと思います。その時はよろしくお願いします。
