はじめに
AMDのHPC用のGPUである MI200 シリーズは 2 die 構成であるということは、このブログでも取り上げました
Radeon GPUもマルチダイに
デスクトップ用GPUである Radeon GPU もどうやらマルチダイになるというお話
Navi 31/Navi 32は、5nmプロセスのダイ (GCD : Graphics Compute Die) と 6nmプロセスのダイ (MCD : Infinity Cache と I/O) から構成されるというもの。
2つのGCD + 1つのMCD から構成されているっぽい。1つの GCDにGDDR6が何個か接続しているっぽい。
- Navi 31 : 2 x GCD + 1 x MCD、GCDには4個の32bitのGDDR6が接続、1つのパッケージには256ビットのGDDR6メモリ、MCDに512MB Infinity Cache
- Navi 32 : 2 x GCD + 1 x MCD、GCDには3個の32bitのGDDR6が接続、1つのパッケージには192ビットのGDDR6メモリ、MCDに384MB Infinity Cache
MCDには、Inifity Cacheが 384MB や 512MB 載っているということですが、EPYCのMilan-XがL3 : 32MB + 64MB で96MB なので、4倍、5倍の容量なのでどのくらいの大きさなんだろうか?
Navi 21 には、L3 Cache、128MB
下記の情報では、Navi 21 は、TSMC 7nm で 520 mm² で 128MB の L3 Cache 搭載しているので、これが 3倍、4倍になっているんだ。
Navi21の die shot が下記に載っています。説明のために引用します。
L3 Cacheは、GDDR6のPHYの手前にありますね。1つが64MBです。これを見ると、この die の 半分ぐらいで 384MB / 512MB ぐらいの L3 Cache が取れそうですね。