Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう!

コスパは、28nm、それ以降ではコスト増

はじめに

半導体開発でコスパが一番いいのは、何となく、28nm だと思っています。

下記の記事では、各プロセスのゲート単価が載っています。

semiwiki.com

Gate cost trend

説明のために、Gate cost trend の図を引用します。

f:id:Vengineer:20220220124908p:plain

  • 90nm : $4.01
  • 65nm : $2.82 ($4.01 x 70% = $2.807)
  • 45/50nm : $1.94 ($2.82 x 70% = $1.974)
  • 28nm : $1.30 ($1.94 x 70% = $1.358)
  • 20nm : $1.42
  • 16/14nm : $1.43
  • 10nm : $1.45
  • 7nm : $1.52

のように、90nm => 65nm => 45/50nm => 28nm 間で 70% のコストダウンができていますが、28nm => 20nm 以降はコストダウンどころかコストアップしています。

なぜ?コストダウンできないのか?

What’s interesting is that a qualitative change happened around 28nm, as it was one of the last planar nodes. Planar in plain language is a two-dimensional surface (plane), while FinFET – the technology that replaced planar – introduced a “fin” into the transistor to jut upwards, creating a 3D structure instead of a 2D structure.

とあります。

28nm までは、planar nodesで、2D構造 一方、それ以降は、FinFETで、3D構造

そして、これからは、GAA ( gate-all-around)

  • TSMC は、2nm から GAA、2023
  • Samsung は、3nm から GAA(マルチブリッジチャネルFET(MBCFET))に移行、2022年前半に3nmに顧客向けにチップ生産

となると、Gate cost はますます増えそう。

おわりに

コスパよく半導体を開発するには、28nm。それ以降のゲート単価は高くなるが、より多くのゲートを入れるにはプロセスを微細化していかないと。