GraphcoreのBow IPU products

はじめに

Graphcore が第3世代のBowなるものを発表しました。

www.graphcore.ai

SemiAnalysis の記事：Graphcore Announces World’s First 3D Wafer On Wafer Hybrid Bond Processor semianalysis.substack.com

Bow IPU

下記のページに説明があります。

www.graphcore.ai

下図は上記のサイトからの説明のために引用します。

既存のGC200 die に対抗で電源強化のためのdieを接続するというものっぽい。

下記のツイートによると、GC200 ベースのシステムに対して、

• 40 % の動作周波数アップ
• 16 % の電力効率アップ

になるようです。Bowは、TSMCの SoIC WoW (Wafer on Wafer)技術をベースにしているっぽいです。

Here's a snippet about what the wafer on wafer hybrid bonding technology enables them to achieve.
40% higher clock speeds with up 16% higher power efficiency on the same process node and architecture! pic.twitter.com/NEPyqUPEFb

— Dylan Patel (@dylan522p) 2022年3月3日

TSMCのSoIC WoW については、下記の記事の最後に、

「WoW」は、ウエハーレベルでシリコンダイを積層する。上下のシリコンダイは同じ寸法である。例えば下側を溝形キャパシタのアレイを作り込んだダイ、上側にロジックダイをレイアウトする。こうするとロジックダイの電源系を同時スイッチングに対して安定化できる。

とあるので、そういうものなんですね。

また、その上の図のWoWの説明には、

• WoW development : Logic-on-DTC (Deep Ternch Capacitor). Demonstrated power droop reduction とあります。

eetimes.itmedia.co.jp

THE GOOD COMPUTER

GR‌‍AP‌‍HC‍O‌R‌‍E ANNO‌‍UNC‍ES R‍O‍AD‌MA‍P‌ TO‍ ULTR‌A INTELLIG‌ENC‍E A‌I SU‌P‍ER‌COMP‌U‌TER‌ なるブログで、THE GOOD COMPUTER なるものも発表しました。

Bow IPU products ベースのシステム？

www.graphcore.ai

おわりに

Bow IPU products は、GC200をベースにしているため、チップ以外の変更の必要はなさそうです。追加された die の開発費用がどのくらいかわかりませんが、GC200 の TSMC 7nm のコストよりはかなり少ないと思うので、お得な作戦なんでしょうね。

また、外部DRAMを使っていないので、この作戦が使えるのでしょうね。