はじめに
AMDがMilanのCCDの上にL3 Cache silicon dieを積層し、32MB + 64MB の L3 を搭載した Milan-Xなるものを発表しています。
この発表を最初に聞いた時、Cacheって積層できるんだと思いました。
Milanには、CCDが8個搭載されています。各CCDには32MBのL3 Cacheがあります。これに64MBのL3 Cache dieを積層することで、96MB x 8 = 768MBの L3 Cacheが搭載されています。
Youtube : How It's Built: AMD 3D V-Cache Technology
AMD 3D V-Cache / Hybrid Bond to create 96MB L3 cache 5800X3D processor
A64FXも L2 Cache を積層するっぽい？
At the Locus of Performance: A Case Study in Enhancing CPUs with Copious 3D-Stacked Cacheによると、あの富岳のA64FXもCache(こちらはL2)を積層した LARC CMGというもの。
A64FX CMGは、7nm であるが、LARC CMGはなんと、1.5nm。。。え。。。7nm じゃないの？
説明のために、下図(Fig. 2.)を引用します。
L2 Cacheは1つではなく、Stacked L1 Cacheということで、HBMのように積層にするというもの。。。
ちなみに、A64FX CMG とは、下記のようなものです。下記の図は、ベールを脱いだ「ポスト京」CPU、アーキと性能を見るから説明のために引用しています。
この論文では、プロセスが 7nm => 1.5nm になるけど、なぜか？ HBMの転送レートがそのまま。。。なんか、不思議です。1.5nm プロセスになれば、HBM側も速くなっていると思うのだが。
Nextplatformの記事
おわりに
下記のNVIDIA H100の次を妄想する、にも書きましたが、NVIDIAもCacheを積層する作戦を考えているので、やっぱり流行りなんでしょうかね。
