はじめに
昨日(2022年12月3日)、いつものようにママチャリで散歩した時に、久しぶりに物理的な本屋さんに寄ってみました。
その時、篠塚一也さんのSystemVerilog本があったので、チラ見して感じたことを記録に残します。
SystemVerilog本
篠塚さん著のSystemVerilog本は、下記の４つ。
- SystemVerilog入門: 設計・仕様・検証のためのハードウェア記述言語
- SystemVerilogによる検証の基礎
- 検証のためのSystemVerilogプログラミング
- 実践UVM入門:検証のためのSystemVerilogクラスライブラリー
SystemVerilog入門: 設計・仕様・検証のためのハードウェア記述言語 は、リファレンスマニュアル的なものとして使って。
検証では、
- 検証のためのSystemVerilogプログラミング
- SystemVerilogによる検証の基礎
- 実践UVM入門:検証のためのSystemVerilogクラスライブラリー
の順に使うのがいいのでは？と思いました。
検証について、詳しく知りたいのなら？
Writing Testbenches using SystemVerilog
を眺めるのが一番です。こちらで学んだあとの方が、上記のSystemVerilogの検証本が役に立つと思います。
おわりに
SystemVerilogはあくまでも言語なので、検証に関してはどんなことをどのようにするかを知らないと、わからないのでは？と思っています。
ちなみに、篠塚さんの本が出る前の日本語のSystemVerilog本は、
だけですからね。
