Intel のプロセスを振り返ってみた

はじめに

Xの投稿に下記のようなものが流れてきました。Intel 3 Interconnect Stacks のスライドです。

Up to 21 metal layers. pic.twitter.com/sSBBEITjK8

— witeken (@witeken) 2024年6月28日

Intel 3 の Interconnect Stacks

上記のスライドを見ると、

Intel 4 では、18ML だけだったのを、Intel 3 では、14ML/18ML/21ML と3種類を出すというもの。。。

• 14ML : Optimized for cost
• 18ML : Intel 4, ballanced performance/cost
• 21ML : Optimized for performance

Intel 4 と同じ、18ML との違いは、Intel 3 になって変更があった M2/M4 の Pitch (nm) の違いだけです。。

これを見て気になったのですが、

Intel 4 => Intel 3 の違いって、M2/M4 の Pitch だけなんですね。。。それだけで、4 => 3 になるんですね。

Intel 7 を振り返ってみる

下図は、 https://fuse.wikichip.org/news/6720/a-look-at-intel-4-process-technology/3/ から説明のために引用します。

Intel 7 => Intel 4 にて、ML17 => ML18 に、1 layer 増えました。

この時は、

• Gate : 54 => 50
• M0 : 40 => 30
• M1 : 36 => 50
• M2 : 44 => 45
• M3 : 52 => 50
• M4 : 52 => 45
• M5 : 84 => 60
• M6 : 84 => 60
• M7 : 84 => 84
• M8 : 112 => 84
• M9 : 112 => 98
• M10 : 160 => 98
• M11 : 160 => 130
• M12 : 160 => 130
• M13 : 160 => 160
• M14 : 400 => 160
• M15 : - => 280

M0 => M4 の材料が、Co => eCU(Cobalt replaced with enhanced Copper) になったようですね。そして、M1とM2のPitchは増えていますね。。。

Intel 7 では、M0 => M1 で Pitch が小さくなっていますが、Intel 4 では、M1/M3が同じ M2/M4 が同じですね。

このWikiChip に Intel 7、Intel 4 に関して詳細に説明していますね。

Intel 10 を振り返る

eetimes.itmedia.co.jp

下図は、の記事から説明のために引用します。

Intel 10では、ML13 ?

• M0/M1 で、Co
• M2-M6 で、CoCap + Cu

Intel 7 と同様に、M0 => M1 では Pitch が小さくなっていますね。

Intel の FinFET以降 を振り返る

Intel 10 より前も知りたかったので、FinFET について調べました。

• FinFET

  • 第1世代 : 22nm
  • 第2世代 : 14nm
  • 第3世代 : 10nm

• Superfin

  • 第1世代 : 10nm
  • 第2世代 : 10nm+ => Intel 7
  • 第3世代 : Intel 7 Ultra

• EUV

• Intel 4

• Intel 3

• Ribbon FET + PowerVia

  • Intel 20A
  • Intel 18A

• High-NA EUV

  • Intel 14A

Intel と 他のFoundry (TSMC)とのプロセスの比較としては、

PC Watchの後藤さんの記事、Intel「第8世代Core」に見る、微細化準備が整っても、製品を移行させない/させたくない理由にありました。下図を説明のために引用します。

Intel 10nm は、TSMC の 7nm (non-EUV と EUV) なんですね。7月15日のブログ

vengineer.hatenablog.com

の中にも書きましたが、

「10nmの時には、最初にEUVなしにタイトなピッチの回路を構成しようとしたことが間違えの始まりだった。結局それが止められずにリセットする必要がでてしまったのだ。そこから多くのことを学び、今はよりよくなることができたと考えている」https://t.co/1HGUeOhjUG

— Vengineerの妄想 (@Vengineer) 2024年7月14日

にあるように、EUV 無しに頑張ったのが分かります。

おわりに

Intel の プロセスを振り返りました。あまり、プロセスには興味が無かったのですが、調べると面白いですね。

下記は、IntelのFinFET の 22nm => 14nm => 10nm の写真です。上記の後藤さんの記事から説明のために引用します。

• 22nmプロセスのフィンピッチは60nm、フィンの高さは34nm
• 14nmプロセスのフィンピッチは42nm、フィンの高さは42nm
• 10nmプロセスのフィンピッチを34nm、フィンの高さを53nm

フィンピッチを短く、フィンを高くが上手くいかなかったのですかね。。。

関連記事

pc.watch.impress.co.jp

pc.watch.impress.co.jp