来年のDSFの特別セッションは、

先週の金曜日のDesign Solution Forum 2016は、過去最高の事前申し込み者および入場者になりました。
ありがとうございました。

春からのディープラーニングブームというか、バブルの影響なんでしょうか、
「Image & Vision Track」の最初の5講演については、参加者が非常に多かったです。

来年も出来そうなので、頑張りたいと思います。

さて、恒例の特別セッション。

　・最初の年(2014年)は、SystemVerilogハッカソン。
　・昨年(2015年)・今年(2016年)と2年間、「高位合成をディスカッションする会」

を行いました。

ASIC/SoCに対する高位合成は、今や当たり前、
FPGAに関しても、
XilinxがVivado HLSを無償でリリースしたことで来年の今頃には普通になっているでしょう。

ということで、「高位合成」に関しては、今年で終了です。

来年は、何がいいかな？と色々と考え、何人かとお話した結果！

RISC-V

で攻めたいと思います。

日本語であれば、msyksphinzさん(@dev_msyksphinz)FPGA開発日記のRISC-Vについてが分かりやすいと思います。

Design Solution Forum の当日だけでなく、それまでに勉強会などもやって、当日盛り上げられるような企画もしてみたいです。

よろしくお願いします。