告知：SDSoC勉強会(2016/1/28:土)@渋谷

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

SDSoC勉強会を来年の1月28日(土)に開催します。
場所は、ZynqMP勉強会と同じ渋谷です。

夏ぐらいから勉強会やりましょうね。と、Twitterでツイートしていましたが、
FPGAマガジンの次号(No.16)の特集 『オリジナルZynqボード×SDSoC』と連動して、
FPGAマガジンNo.16の発売日(1/25)の後に開催することとしました。

今回の参加条件は、Vivado HLS か SDSoCの経験者に限定で行います。
どちらも知らないで、SDSoCについて学ぶのはちょっと辛いからです。

既に発表者が5名とLTが1名決まっています(発表者枠の6名は既に埋まっています)。

LTを希望する方は優先して参加できます。
Twitterのメンション あるいは、DMでご連絡ください。
なお、LTの発表者が増えた場合は、経験者枠が少なくなります。

今回も懇親会をやりたいです。
懇親会幹事枠を設けましたので、
渋谷(禁煙のお店)で18時からをセットアップしていただける方、是非、お願いします。

あたしは、既にSlideshareにアップしているSDSoC解体新書2016.2版ソフトウェア編 (チラ見)の完成版について説明します。
チラ見用は35頁ですが、完成版は100頁超えです。

募集開始申は明日(11/20の6時)からで、募集締切は12/10の6時です。
なお、参加枠は抽選ですので、先着順ではありません。

よろしくおねがいします。