今回も送られてきましたので、また、また、ありがとうございます。
明日(12/18)の第2回FPGAスタートアップセミナーのLTに登場するようです。
まえがきをツイートしたら、皆さんに反応いただきました。
少々乱暴な言い方をすれば、難しめの本でなければ買う価値はありません。自分のレベルにあった本は、半分は復習なので価値も半分と考えてもいいでしょう。とにかく手を動かして実際にFPGAボードで動かしてみることが大切です。 「FPGAプログラミング大全」「まえがき」より一部抜粋、小林優
目次
第1章、無償ツールでここまでできる
ざっくりとツールの説明
第1章、無償ツールでここまでできる
ざっくりとツールの説明
第7章、ハードマクロCPU内蔵「Zynq」
ハードマクロCPU内蔵「Zynq」を使ってみる
プログラムはstandaloneです。Linuxではありません。
Linuxまでやると、もう一冊本ができてしまいますから。
ハードマクロCPU内蔵「Zynq」を使ってみる
プログラムはstandaloneです。Linuxではありません。
Linuxまでやると、もう一冊本ができてしまいますから。
第10章、CPU言語からの高位合成
高位合成ツールのVivado HLSを使ってAXI4-LiteのIP化
(コラムでは、SDSoCの紹介もちょこっと。
Digilent者からはZybo/ZedBoard限定のSDSoCのライセンスを10ドルで売っていると。
FPGAボードを同時購入したときに限る)
C/RTL協調シミュレーションの説明もあります。
高位合成ツールのVivado HLSを使ってAXI4-LiteのIP化
(コラムでは、SDSoCの紹介もちょこっと。
Digilent者からはZybo/ZedBoard限定のSDSoCのライセンスを10ドルで売っていると。
FPGAボードを同時購入したときに限る)
C/RTL協調シミュレーションの説明もあります。
FPGA ボードで学ぶ組込みシステム開発入門 (Xilinx編)
と
FPGA ボードで学ぶ組込みシステム開発入門 (Altera編)
については、
2013年4月15日にブログ(FPGA本、2冊)に書きました。
あれから3年半ですよ。
と
FPGA ボードで学ぶ組込みシステム開発入門 (Altera編)
については、
2013年4月15日にブログ(FPGA本、2冊)に書きました。
あれから3年半ですよ。
HDL独習ソフトで学ぶCQ Endeavor Verilog HDL―個人レッスン方式でHDL設計完全マスター
と
HDL独習ソフトで学ぶCQ Endeavor VHDL―個人レッスン方式でHDL設計完全マスター
は、HDLab時代の作品。
と
HDL独習ソフトで学ぶCQ Endeavor VHDL―個人レッスン方式でHDL設計完全マスター
は、HDLab時代の作品。
この本の内容、「3-3、シミュレーションの進んだ使い方」に
3-3-1 配置・配線後のシミュレーション
があります。Twitterでメンションがあったので、そのときの内容のまとめて。
ASIC開発をしていたり、LintやCDC(Clock Domain Check)ができるツールを利用できるのであれば、配置・配線後のシミュレーションは基本的には必要ありません。
でも、この本の読者はLintやCDCを使える環境であるとは限りません。
配置・配線後のシミュレーションの説明があるのだと思います。
でも、この本の読者はLintやCDCを使える環境であるとは限りません。
配置・配線後のシミュレーションの説明があるのだと思います。
そういう意味で、
この本はFPGAを初めて学ぶ(初心者、学生、会社の新人)人達にとっては非常にいい本だと思います。
一方、FPGAやASICの経験者としてのベテランエンジニアにとっては、
各章にある内容が何故そこにあるのか?
何故そのような構成になっているのかを考えてみながら読んでみるのもいいかもしれません。
この本はFPGAを初めて学ぶ(初心者、学生、会社の新人)人達にとっては非常にいい本だと思います。
一方、FPGAやASICの経験者としてのベテランエンジニアにとっては、
各章にある内容が何故そこにあるのか?
何故そのような構成になっているのかを考えてみながら読んでみるのもいいかもしれません。
そして、Zynqのところ(P.329)で、
ZynqではPS(CPU)が主で、PL(FPGA)が従として扱われます。 Zynqに電源およびクロックを供給すると、 最初にPS内のCPUが起動し、それからPL側のFPGA部分をコンフィギュレーションします。です。
これがZynqが一番いいところであり、これがあるからZynqを使うのですよ。