2017-08-25 Zynq-VIPのビデオ Zynq / Xilinx #その他コンピュータ Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった How to use the Zynq-700 Verification IP to Verify and Debug Using Simulationというビデオがアップされています。 Vivadoの例題の中の「base Zynq」をベースに説明しています。 この例題は、ZC702ボードにロックされていたの、Arty-Z7用に同じような回路でやってみました。 ZynqとGPIOだけ、Add IPで置いてから、GPIOをGPIO2を有効にして、自動で配線させて。 File => Export => Export Simulation にて、 Target simulatorをVivado Simulatorにして、 xsimというディレクトリの中にいろいろなファイルが作成されます。 ・cmd.tcl ・elab.opt ・file_info ・glbl.v ・README ・vlog.prj ・xsim ・ZynqVIP_wrapper.sh