Andesがエコシステム構築に！

Vengineerの戯言 : Twitter、Slideshare
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Andes partners with EDA tool vendors for more RISC-V SoC support

Andes Technology がエコシステムの充実のために、

Imperas、Lauterbach、Mentor Graphics、 UltraSoC

と組んだようだ。

　・Imperasは、シミュレーション環境、
　・Lauterbachは、デバッグ（ICE等）、
　・Mentor Graphicsは、開発環境（コンパイラ等）
　・UltraSoCは、IP

AndesのCPUコアは、

　Andes announced two high-performance 1+ GHz AndesCore processor IPs, 
　the 32-bit N25 and the 64-bit NX25, both delivering over 2.8 DMIPS/MHz and over 3.4 CoreMark/MHz, 
　and gate count as small as 30K and 50K, respectively, when using TSMC 28nm HPC process.

32ビットコア [30Kbe.com/watch?v=ix1NI7yq8O4 SPynq: Spark on Pynq, Xilinx XOHW17, XIL-93939]