はじめに Xilinx Vitis の中を調べるのその１６。 下記のように、multi_in1 と multi_in0 を ap_hsに、multi_out を s_axilite にした時に生成されるRTLコードをみていきます。 また、multi_in0 と multi_in1 を s_axilite にした時に生成されるRTLコードも…