@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今年のIDF16では、買収したAlteraのセッションをISDFとして開催したようですね。 ちなみに、ISDF16は、このブログでの紹介し、この秋、東京でも開催され…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 8月21日の暑い日曜日に、 関東GPGPU勉強会 #4、GTX1080を使い倒す会に行ってきました。 外はめっちゃ暑かったけど、 セミナー会場はクーラーガンガンに…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今年もDesign Solution Forumを 10月14日(金)に新横浜国際ホテルマナーハウス南館にて開催します。 タイムテーブルは、こちら 申し込みは、こちら 昨年…

映画好きの戯言 今月は多いよ。 カリフォルニア・ダウン(2015)/SAN ANDREAS いやー、凄いわ。津波をボートで乗り越えるシーンは、ほんとに凄かった。 バードマン あるいは（無知がもたらす予期せぬ奇跡）(2014)/BIRDMAN OR (THE UNEXPECTED VIRTUE OF IGNORA…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾った。記録として、残します。 yet another Scalaでデジタル回路を書く仕組み: Spinal HDL で、こちらは、Scala Chiselでサッとデジタル回路…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIA DIGITS、4がリリース。 Deep Learning for Object Detection with DIGITSに詳しく書いてあるよ Githubにて、ソースコードは公開中。 ユーザーグ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった OpenSoCFabric Z-scale Rocket Chip と調べてみたら、RISC-Vって、もしかしたら、これから、来るかも？ ARMがSoftbankに買収されなかったら、そんなこと…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日は、FPGAエクストリーム・コンピューティング 第8回でしたね。 19時からと遅めでしたが、いつものように参加者多数で盛り上がりました。 あたしもFP…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のZ-scaleにも出てきたRocket Chipを調べてみた。 LBL-CoDExのGithubのREADME.mdに従って、 最初に、riscv-toolsディレクトリで、 $ git submodule …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のOpenSoCFabricの資料、Emulating Future HPC SoC Architectures Using RISC-V, RISC-V Workshop January 5, 2016 –Redwood City, CAに13頁に載っ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったOpenSoCFabricを調べてみました。 AXIベースのFabricで、 Chiselで記述されていて、C++機能モデルとVerilog HDLへの出力が可能。 Github…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IDF16でのSPCSS06 — Inspur Gold Sponsor Session: KNL and FPGA for Deep Learningというセッション。 Intelではなく、Inspurという会社のものだが、KN…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として、 このブログでの取り上げたMarvelのMochi Marvel MochiベースSoCを正式に発表 Marvell MochiベースのSoC Marvell MoChi Chip MochiのSERDES…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Helio X30 has 10 cores in 10nm A73 x 4 @ 2.8GHz A53 x 4 @ 2.2GHz A35 x 2 @ 2GHz 新しいコアをどんどん入れられるということは、なんで使えるライセ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Supervessel cloud上でXilinxのFPGAとAccDNNを利用したDeep Neural Networkingのビデオです。 Using AccDNN to FPGA-accelerate Neural Networks withou…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった GithubにあるXilinxのHLxの例題です。=> HLx_Examples 引用 Acceleration ・memcached - HLS implementation of Memcached pipeline. DSP ・digital_up_…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Githubに、Xilinx SDAccellのサンプルコードがありました。 引用 AES Decryption: Optimized implementation of an AES-128 ECB Encrypt in Software, f…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のブログにも書きましたが、Xilinx SDAccelにも、エミュレーションモードがあるようですね。 ということで、SD Accel Dev elopment Envir onment Us…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週は、Xilinx特集になりますよ。 PyOpenCLでは、AlteraとXilinxのFPGAに対応しているようですね。 Alteraの場合は、Altera SDK for OpenCLで、Xilinx…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIAのブログ、Build an AI Cat Chaser with Jetson TX1 and Caffeでは、Jetson TXとCaffeを使って、猫見つけ装置を作ったというお話。 Camera => Wif…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2016 SIGGRAPHの資料 OpenCL BOF SIGGRAPH : Ju16.pdf <= OpenCLのお話 ・OpenCL 2.2 and Ecosystem Updata ・SPIR V 1.1 ・OpenCL C++ ・SYCL 2.2 ・PO…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 5月にこのブログで書いたVisionWorksでは、OpenCV 2.4.12.2 and OpenCV 2.4.12.3 (latest)とありましたが、 リリースノートによると、下記のように、Ope…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Fixstarsのブログ、CUDAをRadeonで動かす（導入編） Radeon(AMDのGPU)でCUDAを動かすよ、というお話。 このブログでも紹介したROCm(Radeon Open Compute…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Hello AFUをやってみたと。 Hello AFU on Alpha-Data KU3 Hello AFU – Part 1 Hello AFU – Part 2 Hello AFU – Part 3 Hello AFU – Part 4 Hello AFU – …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった BRIAN BAILEYさんのWhat’s Nyext For UVM? 来たぜ、Verification 3.0@2010/3/5では、SystemVerilogとSystemC Verification 4.0@2013/3/2では、UVMとTLM …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ISDF16(INTEL SoC FPGA DEVELOPER FORUM)がワールドワイドで始まります。 下記のように、米国(サンフランシスコ)、ヨーロッパ(フランクフルト)、日本(東…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった インテルのブログ、The Fast and Furious GPU 図1のチップの写真を見ると、GPUが占める割合が大きくなっているのと、 シリコンの絶対的な面積も大きくな…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twiiterでツイートした内容を整理したものですが。。。 Altera SDK for OpenCLでは、動作確認の手段として、 1)、FPGA実機 2)、エミュレータ を用意して…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AN INTRODUCTION TO OPENPITON A MANYCORE OPEN SOURCE PROCESSOR OPEN SOURCE RESEARCH PROCESSORからDOWNLOAD, BUILD, TAPE-OUT!出来るそうな。 シミ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったStartup’s IoT SoC Packs a Punch GreenWaves Technologies スタートアップでも55nmのASICならそれ程お金かからないから、作れるだろう…