https://s.yimg.jp/images/blog/html/twitter/twitter_enbed.html?data-url=https://twitter.com/Vengineer/status/726216413300424705&data-text=???違?????????醇?с???潟?若??????????????????????????∴?????篋冴??紊????? https://t.co/oiQ60FpoKY&data-c…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel決算が悪くて、リストラするって発表したけど、 Intel cuts Atom chips, basically giving up on the smartphone and tablet markets 引用 Atom's …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった とりあえず、記録として。 なんか凄い人だったみたい。 そんでもって、GPUなんてどうでもよくて、DeepLearning祭り(つまり、バブル)になっていたようだ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Khronos Releases OpenCL 2.2 Provisional Specification with OpenCL C++ Kernel Language for Parallel Programming OpenCL 2.0の機能ですら、マトモ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったもの、Philip Moorby, 2016 CHM Fellow Verilog HDLの生みの親、Philip Moorbyさんのインタービュー。 このツイートの写真に、 Verilog…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CodeXL 2.0 is Here and Open Source CodeXLがオープンソースになったようです。Githubにて、公開中。 引用 CodeXL is a comprehensive tool suite that…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2014年7月1日に、GCCがOpenACCをサポートを書きましたが、 GCC 6では、OpenACC 2.0をサポートするようです。 OpenACC 2.0 Is In Good Shape For GCC 6, …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PC Watch：Broadcom、Cortex-A57採用のネットワーク製品向けSoC SoC「StrataGX BCM5871x」の量産開始を発表した。 Linux 4.5のarch/arm64/boot/dts/broa…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として、残しておきます。 Boltzmann Initiative: Radeon Open Compute Kernel Driver Radeon Open Compute 1.0 Released Github ・ROCK-Kernel-Dri…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった スイッチサイエンス(@ssci)のツイート Digital Design & Computer Architectureの日本語版「デジタル回路設計とコンピュータアーキテクチャARM版」の翻…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日、CQ出版、インターフェースのオフ会に行ってきました。 Interface4月号オフ会「世界制覇！最強ARM2016」 中森 明さんの発表資料が公開されました。…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAでArduinoを実装するというFPGArduino Project プログラミングは、Arduinoのsketchが使える。 CPUコアには、f32cを採用。VHDLで実装されています。 …

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 単一ノード／マルチコアに最適化した並列分散処理フレームワーク「Asakusa on M3BP」、ノーチラステクノロジーズとフィックスターズがオープンソースで公…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Rocketick 久しぶりに聞きましたRocketick このブログでは、４回取り上げています。 RocketSim、2011/5/28 RocketSimは、どう？、2012/5/9 RocketSimは…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Using Field Programmable Gate Array Technology for Teaching and Research in Universities Intel/Alteraの大学向けFPGA教材？ プレゼン資料は、[cht…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelがIntel Data Analytics Acceleration Library (DAAL)をオープンソースにしました。 Open Source Project: Intel Data Analytics Acceleration Lib…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あたしが勝手にメンターだと思っている柴田さんのツイートで知ったMatzのインタービュー記事。 まつもとゆきひろ氏が「生涯プログラマー」でやっていき…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として残しておきます。 2016 EuroLLVM Videos Now Available 2016 European LLVM Developers' Meeting C++ on Accelerators: Supporting Single-So…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraはIntelに買収され、CPU(Xeon)とFPGAをMCPモジュールとして提供しようとしているが、 XilinxはIBMと組んでOpenPOWERのCloudとして、FPGA環境を提…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 久しぶりのSystemCネタ。SystemC AMSが標準化されたようです。 IEEE SA-P1661.1 で、Reference Manualは、ここで Access via the IEEE Get Programをク…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 「Raspberry Pi 3」の実力をベンチマークで検証する Raspberry Pi2とのスペック比較表を見ると、 CPUが64ビットで使えれば、DragonBoard 410cよりいいよ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Raspberry Pi 3を64ビットで使うから2週間、4月6日にどうやら64ビットでLinuxが立ち上がった模様。 Electron752さんがBootとLinuxをGitHubにアップして…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2016年1月13日に書いたブログ、ZynqBerry Dev BoardのZynqBerryのメモリは64MBでしたが、 Bundle: "ZynqBerry" 512MB + SDSoC-Zynq Development Voucher…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先日、とある飲み会で話した内容。 あたしのおこちゃまは、スチルカメラで取って、フィルムから全部を写真として入手し、 アルバムに整理しました。 そ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのSPMD Program Compiler (ispc)のv1.9.0がリリースされています。 LLVM 3.8ベースのバイナリがダウンロード可能です。 v1.9.0のリリースノートに…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NXP(旧Freescale)がQorIQ LS1046AというASSPにARM Cortex-A72x4を搭載しましたね。 NXP Introduces QorIQ LS1046A Quad Cortex A72 Communication Proce…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ここ、Apple iPhone SEのスペックが載っていた。 SoCはApple A9 APL0898で、 CPUはApple Twister@1840MHzx2コア、 GPUはPowerVR GT7600x6コア。 メモリ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ZynqMP(Zynq MPSoC)でSecure BootをするためのWiki QSPIとSDからLinuxをBBRAM内のキーを使ってブートしますr。 まずは、BBRAMにキーを書き込みます。 何…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった イケメンのお兄さんは、お仕事が速いし、丁寧です。 今回は、Debian Linux on Zynq Setup Flow (for Vivado 2015.4)です。 引用 ・Zybo用FPGAボード設定…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾った、Synthesis minecraft redstone schemes from verilog ロシア語。。。 Redstone circuit。 ここによると、Redstoneとは、Minecraftのゲ…