@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった C4MLでのXilinxの発表資料：Compiling Deep Neural Networks for ACAP Devicesの23ページ～34ページまでにACAPのAI Enginesの説明があります。 26ページ…

映画好きの戯言 17本、[ 56本：DVD:3本、GYAO!:53本 ] パニック・トレイン<未>(2013)/LAST PASSENGER(GYAO!) 乗車客が6人しかいないパニック映画なので、ガヤガヤしないよ。 海月姫(2014)(GYAO!) トゥー・ウィークス・ノーティス(2002)/TWO WEEKS NOTICE(GYA…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVM v0.5正式リリース ・Fully featured 8-bit network support 8bit quantizer Arbitrary bits quantization algorithm Intel cpu support ・NVidia GP…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Arm が Neoverse N1 & E1 Platform を発表 Our Next Step in Preparing the Cloud for 1T Intelligent Devices Neoverse N1 Platform N1は、Cortex-A72…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2018年10月7日に書いた「Habanaの続報」 LinkedIn内で紹介された「The Linkey Group / Microprocessor Report / February 2019 (2//18)に、 「HABANA WI…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、「fpgax #11 + TFUGハード部」ですね。の発表の時に質問されて、答えた「AutoGraph」。 名前と何をするのかは知っていましたが、詳細は知らなか…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった tensorflow/lite/experimentalに ・objc ・swift が登場したよ。 TensorFlow Lite Objective-C Library TensorFlow Lite for Swift ということで、Apple…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Google/jaxのnotebooksに下記のファイルがアップされましたよ。 XLA in Python Google/jax では、TensorFlow XLAにPythonでアクセスするコードを独自に…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 何か、出てきた。 Xnor’s saltine-sized, solar-powered AI hardware redefines the edge. But it's not just a gadget Xnor.ai Unveils First Battery-f…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった nnabla v1.0.11が公開されて、 学習済みモデルを簡単に推論と追加学習向けに使うことができるnnabla.modelsパッケージが追加されたようです。 引用しま…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ＡＩに関する米国主要プレイヤの事業領域マッピング この中にある図(Page.3)なんですが、超わかりやすくて、オモロイですよ。 引用しますね。GAFA(実は、…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった C4ML workshop at CGO 2019、2019.02.17)が現地時間的には今頃やっているんですかね。 スライドとビデオ公開に期待しちゃいますよ。=> スライドは公開さ…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Keras開発者のFrançois Cholletさんの下記のツイートから Google/JAX にも Keras API 付きそうですね。 記録のために、引用します。 It seems not many p…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先々週の土曜日のTensorFlow Lite の eager (delegate) => flex (delegate)に出てきた、「ExecuteFlexOp」はどこで呼ばれているのか？ lite/delegates/f…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった こっちを見つけた。 Get Started with SYCLCompiler The SYCL* Compiler compiles C++-based SYCL source files with code for both CPU and a wide ran…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 見つけちゃいました。 Android Neural Networks HAL with OpenVINO supporting hardware accelerators such as Intel® Movidius™ NCS / MyriadX and Int…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のXilinxのAI Developer HubのData Center編：(その2)の続き。 AWS-Specific FaaS Resources Xilinx ML Suite(Version 18.12.01) Xilix ML Suiteの…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のXilinxのAI Developer HubのData Center編：(その1)の続き。 今日は、二番目のAlveo-Specific Resources Alveoは、Deep Learning用のPCIeボードで…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週の月曜日のXilinxのAI Developer Hub 今日はその中のXilinxのAI Developer HubのData Center編 現時点では、次の4つがあるみたい ・Data Center AI …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TVMのソースコードを眺めていたら、Rustのfrontend が投入されているのに気が付きました。 [RUST[FRONTEND] Add rust frontend v0.1] PR #2292によると…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今回が最後。 モデルの実行部分。 def test_resnet(): # Load the model model_path = os.path.join(os.path.dirname(os.path.abspath(__file__)), 'res…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のWS Neo-AI DLRのソースコード解析(その2)の続き。 TVMバックエンドの時は、SetupTVMModuleにて、TVMモデルを実行するための環境を構築しています…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日の続く、AWS Neo-AI DLRのソースコード解析(その1) DLRModelクラスは、ここで定義されています。 DLRModel::DLRModel(const std::string& model_pat…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AWS Neo-AIってどんな感じ？に続きで、ソースコード解析していきます。 まずは、テストコード。 load_and_run_tvm_model.py。この中のResnetの例。 def …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AWSの「Neo-AI project」の復習。 Neo-AIは、Re:Inventにて、Amazon SageMaker Neo – Train Your Machine Learning Models Once, Run Them Anywhereとし…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきたので。。。。 XilinxのDNNDKのTutorial Edge AI Tutorials CIFAR10 Caffe Tutorial (UG1335) Cats vs. Dogs Caffe Tutorial (UG1336…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった いつものように、TensorFlow XLAについて、新しい情報がないか、Google君に聞きまくりました。 その結果、見つかったのが、、、これ！ Towards efficien…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、fpgax #11 ＋ TFUG ハード部：DNN専用ハードについて語る会ですね。 過去最大の申込者数です。 2015年8月2日のFPGAエクスストリーム・コンピュ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった xla_primitive_callableメソッドの def xla_primitive_callable(prim, *abstract_args, **kwargs): shapes = map(xla_shape, abstract_args) built_c = …