Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

#ソフトウェア

MediaTekのP65は、12nm、Arm Cortex-A75x4 + A55x4、Mali-G52

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MediaTek Releases Powerful Helio P65 Chip for Smartphonesは、 12nm、Arm Cortex-A75x4 + A55x4、Mali-G52 Mediatekの5G SoCには、Cortex-A77とMali-…

GlowのRuntimeの図が更新されていたよ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった GlowのRuntimeの図が更新されていますよ。 Runtimeのソースコードの場所には、 ・HostManager ・Executor ・Provisioner の3つしかないけど、Partitione…

Intelは、何故?OpenVINO と nGraph をやっているのか?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あれ、今日で7月終わり。。。? Intel、Nervana Systemsを買収して学習用チップの開発を進めていて、そのために、nGraph を開発しているんだけど、 一方…

ONNXでTraining?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Summary of Training Story in ONNX #2038から。。。 ONNX Training Proposal #2013 Make Dropout and BatchNormalization Training-friendly #1887 [Tr…

96Boards RK1808 & RK3399Pro SoM & Devkit

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 96Boards RK1808 & RK3399Pro SoM & Devkit Now Available for Purchase RockchipのSoC搭載の96Boardsが出たねん。 BeiQi RK1808 AIoT 96Boards Compute…

Ice LakeのOPIって、何?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのIce Lakeって、CPUチップとI/Oチップ(昔のICH)って、DMIじゃあなくてQPIで繋げているのね。知らなかった。 いや、違う、QPIではなく、OPI だよ。…

OpenVINOのDeep Learning Workbench

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Release Notes for Intel® Distribution of OpenVINO™ toolkit 2019のupdated July 24, 2019にて、 ・Added Deep Learning Workbench Profiler for neu…

Efficientnet-EdgeTPU

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Efficientnet-EdgeTPU Efficientnet-EdgeTPU are a family of image classification neural network models customized for deployment on Google Edge …

Edge TPUの "Usb.XXXX"オプション

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のEdge TPU CompilerがUpdateの続き、 edgetpu.hを覗いてみたら、 NewEdgeTpuContextとOpenDeviceのオプションに、"Usb.AlwaysDfu"と"Usb.MaxBulkIn…

Edge TPU CompilerがUpdate

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 6月3日のブログ、Google Edge TPUの offline compilerから約2か月 July 2019 Updates ・New on-device transfer learning APIs ・post-training quant s…

A Hardware-Software Blueprint for Flexible Deep Learning Specialization

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このツイートで、 A Hardware-Software Blueprint for Flexible Deep Learning Specializationなる論文しったんだけど、 これ、VTAのバージョンアップの…

ONNC 1.0.0 & NVDLA

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ONNC 1.0.0がリリースされたようです。 関連ブログ 2018年4月22日、Skymizer 2018年8月23日、推論時に使用メモリを減らす 2018年10月29日、Cortex-M用の…

MLPerf 0.6の結果

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cloud TPU Pods break AI training records MLPerf 0.6での結果。 GoogleのCloud TPU と NVIDIA の DGX-2Hたくさんの一騎打ち。。。 下記の画像は、上記…

推論時間2秒にいいのなら、AutoMLを使おう

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2019年7月11日のGoogleのイベントでの講演資料 「AutoML Vision 事例 〜 AutoML Visionでラーメン二郎全店舗識別を試す 〜」 を見て、分かったこと。 ・…

SIG MLIR Open Design Meeting

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Chris Lattner(@clattner_llvm)さんのこのツイートから、 fully open MLIR design meeting があることを知りました。 SIG MLIR Open Design Meeting Not…

Huawei Kirin 810

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HuaweiのKirin 810 HiSilicon Kirin 810を発表、ARM Cortex-A76を搭載した高性能なプロセッサー ミッドレンジのSoC?で、Qualcomm Snapdragon 730対抗 …

Joint Training and distillation って?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで流れてきエッジデバイス推論向けのTensorFlow最適化を掘り下げてみる #GoogleMLSummitを読んだら、 知らないCustom On-Device ML Models with …

今日は、「エッジAIモダン計測制御の世界」オフ会@東京

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、「エッジAIモダン計測制御の世界」オフ会@東京ですね。 前半は記事執筆者のショートプレゼン,後半は交流会になります. とあります。 あたし…

TinyMLとGAP8 (PULPベースRISC-V SoC)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AI at the Very, Very Edgeに出てきた、GreenWaves TechnologiesのGAP8がなかなかいい感じ。 GAP8 WikiChip : GAP8 - GreenWaves PULPベース、PULP and …

PA!GO = RasPi Zero + Edge TPU

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきたPanasonicのPA!GO これとこれ 下の方に、あったもの。 引用します HOW IT WORKS? Hardware => [Edge TPU + Pi ZERO] PA!GOはGoogle…

Google Pixel に Edge TPUが搭載されるのは、いつか?

engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AutoML Vision EdgeのカスタムモデルをCoral Edge TPUで試すを読んで、 ハードウェア Lowest latency Best trade-off Higher accuracy Google Pixel 1 22 …

Ryzen 5 3600のシリコン

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきたこのツイート。 これとこれは、どうやら、Ryzen 5 3600のシリコン。。。 次世代を担う第3世代Ryzenの魅力を徹底解説。Zen2アーキは…

TensorFlow MLIR が公開

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、あたしの生誕祭、と、MLIR Dialects for TensorFlowに書いたように、RFC出ていましたが、公開されました。 TensorFlow MLIR is open source 登…

ArduinoでTensorFlow Lite for Microcontrollerを

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった @aallanさんのブログ TensorFlow Lite Ported to Arduino この方、いろいろブログを書かれていて、 Benchmarking Machine Learning on the New Raspberr…

TensorFlow Lite でGPU利用

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった On-Device Neural Net Inference with Mobile GPUs TensorFlow Liteで GPU 利用で、推論が速くなるというもの。 ただし、OpenCL を使うのではなく、Open…

Intel NNP-I

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先日発表になった、Intel NNP-I も Ice LakeベースのチップとICHを1パッケージ化。 Intel Puts 10nm Ice Lake CPUs on an M.2 Stick, Meet the Nervana …

カニさんマークのSoC搭載のBanana Pi (BPI-M4)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Banana Pi BPI-M4 RPi 3+ Lookalike Board with 4K Video, M.2 Socket Launched for $38では、REALTEKのSoC搭載のBanana Pi(BPI-M4)の紹介。 カニさんの…

MovidiusのPCIeドライバ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった OpenVINOのソースコードを覗いてみた(その1) OpenVINOのソースコードを覗いてみた(その2) で出てきた Intel Movidiusの PCIe ドライバも公開されていま…

4GHzで動くArm Cortex 72とCoWoS

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TSMC Demonstrates A 7nm Arm-Based Chiplet Design for HPC ArmベースでHPCを開発するとき、1チップ内にコアをたくさん入れちゃうとコアの動作周波数が…

uTVM

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あらら、今日から7月。今年も、半年経っちゃったよ。早いなー。 TVM For Fun and Profit Tutorial, at FCRC 2019にて、各発表の資料が公開されています…