Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2019-01-01から1ヶ月間の記事一覧

2019年1月の映画鑑賞

映画好きの戯言 39本、[ DVD:3本、GYAO!:36本 ] オンリー・ザ・ブレイブ(2017)/ONLY THE BRAVE(DVD) カメラを止めるな!(2018)/ONE CUT OF THE DEAD(DVD) マンマ・ミーア! ヒア・ウィー・ゴー(2018)/MAMMA MIA! HERE WE GO AGAIN(DVD) 真夏の方程式(2013)(G…

Google/jax のソースコード解析(その4)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった primitive_computationメソッドは、xla_primitive_callableメソッドで次のように使われています。 def xla_primitive_callable(prim, *abstract_args, *…

Google/jax のソースコード解析(その3)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった get_xla_client を使っているところとして、get_jax_computation_builder_classメソッドがあります。 @memoize_thunk def get_jax_computation_builder_…

Google/jax のソースコード解析(その2)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Google/jax のソースコード解析(その1)の続き、 昨日出てきたget_compile_optionsに出てきた、get_xla_clientは、xla_bridge.py で次のように定義されて…

Google/jax のソースコード解析(その1)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週の土曜日は、fpgax #11 + TFUG ハード部:DNN専用ハードについて語る会ね。 あたしも「TensorFlow XLA:XLAとは、から、最近の利用事例について」…

AWSがNeo-AIのソースコードを公開

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週(1/23)、AWSが「Neo-AI project」をオープンソースにしましたね。 AWS launches open source Neo-AI project to accelerate ML deployments on edge…

TensorFlow Lite の eager (delegate) => flex (delegate)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Lite の delegate に、eager が追加されたのは、r1.11 の時、TensorFlowのEagerモードのコードを動かすための仕組みだと思っていた。 先週か…

Xilinx/Deephi DNNDK

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったMicroZed Chronicles: Deephi DNNDK — Deep Learning SDK Xilinxが資本出資後、買収した Deephi の開発した Deep Learning SDKである DN…

Eta Compute, Inc の ECM3531 で TensorFlow Lite (Micro)を

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Lite (Micro)で、Eta Cimpute, Inc の ECM3531が利用できるようです。 ECM3531は、ARM Cortex-M3とNXP Coolflux DSPを搭載したマイコン。 下…

TensorFlow Lite で MCU がどんどん利用可能に

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Lite にて、MCU がどんどん利用可能に。 Micro Speech Exampleから RISC-V MCU CMSIS Eta Compute's ECM3531EVB Apollo3 評価ボード Apollo3…

SiFive FE3100 development boardでTensorFlow Lite (Micro)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2018年11月8日のブログ、RISC-VでTensorFlow Liteでも書きましたが、RISC-V(32bit)にて、TensorFlow Liteのサポートが始まっています。 そんでもって、T…

TensorFlow LiteでGPUが使えるようになった

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Lite Now Faster with Mobile GPUs (Developer Preview) これ記事によると、TensorFlow LiteでGPUが利用できるみたい。 ・OpenGL ES 3.1 Com…

TensorFlow Op を TensorFlow Lite で使う

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週の日曜日(1/13)のTensorFlow Lite で、TensorFlowのOpを使えるで、どんな感じになるのかを調べて見ました。 testFlexMode def testFlexMode(self): …

CEVA-BX

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CEVA Announced a New Hybrid DSP/Controller Architecture CEVA-BX : CEVAの新しい、DSP。hybrid DSP/Contrleer architecture ・11-stage pipeline ・5…

Kunpeng 920

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Huawei Unveils “Industry’s Highest-Performance ARM-based CPU” Huaweiがサーバー用のArmチップである「Kungpeng 920」を発表 ・7nm ・64コア@2.6GHz …

Intelの10nmプロセッサ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ついにIntelが10nmプロセス製品「Ice Lake」&「Lakefield」の量産に目途をつける ノートPC用の「Ice Lake」 ・次世代CPUアーキテクチャ「Sunny Cove」 …

IntelがFacebookとタックを組んだ?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cheaper AI for everyone is the promise with Intel and Facebook’s new chip The device promises to run pre-trained machine-learning algorithms m…

fpgax #11 + TFUG ハード部:DNN専用ハードについて語る会

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2019年2月2日(土曜日)に開催されるfpgax #11 + TFUG ハード部:DNN専用ハードについて語る会の受付が1月11日の15時頃始まりました。 一般枠200人は約半…

TensorFlow 2.0 preview

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 土曜日(1/12)、いつものように、TensorFlowのソースコードを見ていたら、r1.95なるブランチが切られていました。 TensorFlow r1.95 そして、Tensorflow …

TensorFlow Lite で、TensorFlowのOpを使える

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Add documentation for using select TensorFlow ops in TensorFlow Lite 引用 This experimental feature allows the use of certain TensorFlow ops f…

TensorFlow Lite の Interpreter::AddNodeWithParameters

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Liteでは、どうやら、Interpreter::AddNodeWithParameters メソッドなるものがノードを追加するようです。 例えば、FlexModelTest::AddTfLit…

TensorFlow Lite の OpResolver

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Liteでは、OpResolverクラス なるものがあります。 ドキュメント、Customizing the kernel libraryにあるように、この OpResolver クラスを…

TensorFlow Lite の FlexDelegate (その3)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Lite の FlexDelegate (その3)の続き。 Subgraph::AddNodeWithParameters メソッド TfLiteStatus Subgraph::AddNodeWithParameters( const s…

TensorFlow Lite の FlexDelegate (その2)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のTensorFlow Lite の FlexDelegate (その1)の続き、 Subgraph::ReplaceNodeSubsetsWithDelegateKernels メソッド TfLiteStatus Subgraph::ReplaceN…

TensorFlow Lite の FlexDelegate (その1)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のTensorFlow LiteのInterpreterBuilderの最後に出てきた AcquireFlexDelegateメソッド から FlexDelegateクラスについて。 // Corresponding weak …

TensorFlow LiteのInterpreterBuilder

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週と来週は、TensorFlow Liteで攻めちゃう? とりあえず、r1.13 ベースで。 今日は、InterpreterBuilder。。。 とりあえず、テストプログラムから。。…

Nsight Systemsを使うと、NVDLAのトレースできるようだ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIAのNsight Systemsを使うと、NVIDIAのXavierに載っているNVDLAのトレースができるようです。 Nsight Systems Features ただし、Jetson Automomous …

Phytiumって、結構凄いじゃん

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで知ったので。。。 Xiaomi - Microarchitectures - Phytium Mars FT-2000 (L2:32GB, L3:128MB)、キャッシュだらけです。。。。 Earth FT-1500A …

CppConの資料やビデオ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CppConの資料やビデオ、ここにあるんだけど、これ、全部制覇するのに、どのぐらいかかるのだろうか? 2018年のスケジュールは、これ 今年のビデオも3本…

TorchScript

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日は、LOADING A PYTORCH MODEL IN C++として、PyTorchのtorch.jit.ScriptModule を C++コードで使うためにはどうすればいいかを見てみました。 今日…