@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのIce Lakeって、CPUチップとI/Oチップ(昔のICH)って、DMIじゃあなくてQPIで繋げているのね。知らなかった。 いや、違う、QPIではなく、OPI だよ。…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきたこのツイート。 これとこれは、どうやら、Ryzen 5 3600のシリコン。。。 次世代を担う第3世代Ryzenの魅力を徹底解説。Zen2アーキは…

Versalengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Leaked Intel Server Roadmap Shows Sapphire Rapids With DDR5/PCIe 5.0 For 2021, Granite Rapids For 2022 Xeon Roadmap Leaked Out, Unveils 10…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xnor.ai Binarization with OpenVINO™ タイトルだけみたら、BinarizationをサポートしたHardwareをOpenVINO対応したのかな？と思っていたら、 Intel Cor…

言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今までXeon Platinumって、Xeonの一番高いCPUだと思っていましたが、何だか、いろいろ違う。 Intel Update, HPC User Forun, Apr 2, 2019 を見て、いろいろ分かりまし…

neerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intelが発表したCXL(Compute Expres Link) White Paperは読みました。CXL Specification 1.0 Released: New Industry High-Speed Interconnect From Intel Spe…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ついにIntelが10nmプロセス製品「Ice Lake」＆「Lakefield」の量産に目途をつける ノートPC用の「Ice Lake」 ・次世代CPUアーキテクチャ「Sunny Cove」 …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Odoroidのx86なボード「Odroid-H2」は、このブログでも2018年10月25日に紹介しました。 The First Benchmarks Of The Intel-Powered ODROID-H2 $111 Boa…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMD EPYCやRyzen、Radeonに対応したメンターグラフィックスを無償で提供 AMDのプレス記事：Mentor Graphics HPC Application Development Environment N…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週のビッグニュースと言えば、なんといっても、AMDのRome 詳細は、下記の記事を見れば分かると思う。 AMD Announces 64-Core 7nm Rome CPUs, 7nm MI60…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ODROID-H2 Intel Celeron J4105 Single Board Computer to Launch in November ODROIDは、ArmなSoC搭載のボードだと思っていましたが、x86なボードもあ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel Parallel Studio XE 2019のBeta Programが今日(7/19)始まるようです。 Beta Programのライセンスは、2018年10月11日までです。 ・Expanded C++17 …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Lake-U”が姿を現し始めたようから Intelの次のスペックがWhiskey Lakeと、Coffee Lakeの後は、Whiskey Lakeって。 2017年12月には、情報出ていたんでし…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 歴史的融合。IntelがAMD GPU内蔵Coreプロセッサを発表、～1パッケージにCPU、GPU、HBM2を包含 CPU + GPU + HBM2を一緒にしたと。 Bits And C…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDが新しいコンパイラ：AOCC 1.0 Benchmarking AMD's New AOCC Compiler For Ryzen 今までリリースしていた AMD Open64 から Clang/LLVMベースに変更し…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDのチップ設計手法を変えたInfinity Fabricのコントロールファブリック AMDって、内部構成、頻繁に変えるんだよね。 どうしてかな。。。 アーキテクト…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HPC Compiler Company PathScale Seeks Life Raft CAPSのソースコードは売りに出ていた。と同じなのか？ Google翻訳にお願いしました HPCwireは、HPCコン…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMD Finds Zen in Microarchitecture 気になるZenの性能ですが、 ・SPECint_rate2006では、Zen (Optimized)@3.7GHz と Ivy Bridge@3.5GHzと同じぐらい？ …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDがRyzenを発表。 内容的には、PC Watchがいい。 AMDの新CPU、その名は「RYZEN」 やっとスレッド対応。88コア/16スレッドのCore i7-6900Kとほぼ同性能…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel XEDのソースコードが公開されました。 あたし、XEDのこと知らなかったんだけど、 Intel® X86 Encoder Decoder Software Libraryでバイナリーは公…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 行けなかったというか、行かなかった。 第16回PCクラスタシンポジウム 記録として残しておきます。 松岡先生の資料は2つ。 これとこれ Deep Learning Sh…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SDSoC勉強会の申し込みを終了しました。 想定していた人数よりは少なかったですが、 発表者 + LTで7名なので、濃い勉強会が出来そうです。 あたしの発表…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel OpenCL Beignet 1.2 Was Quitely Released, No Sign Of OpenCL 2.0 In Sightだったけど、 Intel's Beignet OpenCL For Linux Now Supports LLVM 3…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、ISDF2016ですね。 プラチナスポンサーは、マクニカなんですね。 あたしは確かソフトウェア・トラックに申し込んだような気がする。 どちらでも…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Gemini Lakeの件、ここにも詳しく書いてあった。 Gemini Lakeの部分のみ全文引用 Now that Intel is positioning its Atom chips as products for IoT, …

HiSilicon's Poplar Is The First Linaro 96Boards EE TV Platformに、Linaro 96Bords EE TV Platformが出来ましたと。 北森瓦版、第2四半期までのIntel Mobile CPUのロードマップがリークによると、 ・2017年第四半期に、Cannon Lake ・2018年に、 Coffee L…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった “Apollo Lake”がひっそりとローンチされるによると、 IntelのローエンドSoCであるApolloLakeがひっそりローンチされたそうな。 Pentium/Celeronブランド…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週(8月1日〜5日)は、夏休みでーす。 Intelモバイル撤退の真相――“ARMに敗北”よりも“異端児SoFIA”に原因か そう、今年の春に発表があったインテル、スマ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾いました。 Kelp.Net Kelp.NetはChainerを参考にC#で実装された深層学習の学習用ライブラリです。 のようです。 C#で作られているメリット C…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった これには、Intel Knights Landingのちょっとした分解写真。 dieサイズは20.5mm x 31.5mm (645.8mm2)です。 Knights Cornerの写真もあります。 こちらは…