@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel Begins Shipment Of Seventh Generation Core: Kaby Lakeによると、 Intelは、 TICK (PROCESS) => TOCK (ARCHITECTURE) から PROCESS => ARCHITEC…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xeon Phiを今年10万個売ると言っているようだが、 50万円だと、100,000*500,000=50,000,000,000(500億円)だよね。 投資的に成り立つのかな。。。 と、ツ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Knights Landing vs. Knights Corner, Haswell, Ivy Bridge, and Sandy Bridge: STREAM benchmark results MCDRAMとDDR4では、10 Processes/Threadsぐら…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMD working on 7nm 48 core processor Naplesというコードネームのチップは、14nm FinFETで2017年に32コア/64スレッドで出てくる。 10nmをスキップして…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった そんなに需要があるのか？ Python Intelがわざわざ、Pythonを提供するのだから。。。 Intel® Python* on 2nd Generation Intel® Xeon Phi™ Processors: …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PCWatch : Intelがスパコンカンファレンスで「Knights Landing」を正式発表 ISC 2016の資料かな？これ チップの写真、タイルが綺麗に並んでますね。 72…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Knights Landing - An Overview for Developers Knights Corner から Knights Landing へ Knight Landing edition - available mid-June 2016 Intel® Xe…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ちょっとびっくり。 Itseezって会社、あまり知られていないけど、OpenCVの中の人達 OpenCVって、もともとIntelが出したオープンソース。 Intel、OpenVX…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel決算が悪くて、リストラするって発表したけど、 Intel cuts Atom chips, basically giving up on the smartphone and tablet markets 引用 Atom's …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelがIntel Data Analytics Acceleration Library (DAAL)をオープンソースにしました。 Open Source Project: Intel Data Analytics Acceleration Lib…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週の金曜日(12/18)の午後、Twitterで盛り上がった 第十五回PCクラスタシンポジウム の資料が公開されています。 PEZY Computingの社長齊藤さんの資料 …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったもの KNLのマザー メモリは3スロットx2で6スロット。 PCI Expressがx16が1つ(チップには、2x16 + 1x4)。DMI(x4)が実装されています。 36…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった どうやら、IDF2015のKnights Landingの資料 16GBまでのMCDRAMが付いている。外部にDDR4メモリつけなくても、16GBまではOK! 18頁に3つのケースでの構成が…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 北森瓦版、AMDの新たな内部接続技術―Coherent Fabricで紹介されたAMD uses superfast coherent fabric 、 続編にAMD's Coherent data fabric enables 10…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDの最新APU「Godavari」がAKBに登場ですね。 AMDの最新APU「Godavari」が登場、「A10-7870K」が発売 A10-7850KからCPUとGPUのクロックが向上している…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel Parallel Stduio XE 2016 Betaをアナウンス。 βプログラムは6月23日までで、ライセンスは9月25日。 ライセンスに関しては、こちらにあります。 Wh…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった http://wccftech.com/intel-xeon-phi-72-silvermont-cores/に、Xeon Phi 'Knights Landing'の情報が載っています。 上記の記事は、Eight Key Policies t…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 北森瓦版、16-core “Zen” APUの詳細がリークによると、Zenは4コアで1つのクラスタになり、 1クラスタで8MBのL3キャッシュを共有する。各CPUコアは512KB…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDの「Zen」ベースの新型APU、最大16コアを搭載し4チャネルDDR4メモリに対応かによると、 ・4チャネルのDDR4メモリ ・PCIe 3.0 ・16コアまでのCPU ・HB…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel's Upcoming Xeon Phi Will Include 384GB of DDR4 Memoryによると、 新しいXeon Phiは、 ・60コア、240スレッド ・384GBのDDR4メモリ(6チャネル：…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった XeonがとうとうSoCに！ 8コア＠2.0GHz(ターボ時2.5GHz)のD-1540は581ドル、4コア@2.2GHz(ターボ時2.5GHz)のD-1520が199ドル。 SupermicroがMini-ITXマザ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったGames。 全228頁でプレゼンテーションに解説付きです。 基本的には、SSE。 AOSとSOAの説明もあります。 33頁目にSSEの歴史もあります。 …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDは、Kaveriの次のAPUであるCarrizoの詳細をISSCC 2015で発表しました。 Carrizoは28nmなのです。Intelが16nmのプロセッサを投入しようとしているのに…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intelのブログ New optimization for X86 in upcoming gcc 5.0 Algorithms to vectorize load groups in x86 データのロードとストアにベクタでやること…

Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのVector programming SSE4.2 to AVX2 conversion examplesでは、SSE4.2からAVX2にするとこんな感じになるという紹介です。 Intel Compilerを使えば…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったプレゼンテーション資料。 FOGAs in the Data Center、FPGA 2014 Workshop この資料によると、Intel?? QuickAssist Technology なるもの…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 早いもので今日から9月。私の週休4日の8月が終わりました。 インテルのデスクトップ用CPUで始めて8コアのCore i7-5960Xがリリースされましたね。 スペッ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelはCore Mの詳細を公開。Broadwell-Y。14nmプロセスの最初のプロセッサ。 OpenCL 1.2/2.0をサポート。 米インテル、次期CPU「Core M」と14nmプロセ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel Advanced Vector Extentions 2015/2016 Support in GNU compiler Collectionには、Knight LandingとSkylake XeonでAVX512をサポートするというこ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった インテルがIntel?? Integrated Native Developer Experience betaをリリース。 Android(ARM/x86)とWindows用の開発環境。 引用 Real-time trace analysi…