Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう！

Google Edge TPU Accelerator Moduleは、19.99ドル

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 

Google Edge TPU Accelerator Module のお値段が決まったようです。19.99ドル

coral.ai

MOUSERで1個から購入できる模様。もう在庫なくなって、8週間待ちになっている。

 

www.mouser.com

この時にはまだ、多少ありました。

 

マニュアル見たら、USB 2.0 or PCIe Gen2 x1 での接続っぽい。両方はダメで、PINで切り替えするみたい。

楽ちんだから、USB 2.0 でつけちゃうと、性能出ないのよね。

 素人が手を出しちゃいけないのかな。。。

Mini PCIe や M.2 が 24.99 ドルなので、こちらを使った方がいいと思う。。。

ただし、それぞれのコネクタがある場合。。。

Jetson Nano、2GBモデルは59ドル

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 

記録のために、Jetson Nano

pc.watch.impress.co.jp

4GBモデルが 99ドルなので、2GBの差で40ドルはないので、実質値下げですかね。

JetPack SDK も既に、4.4 になっていますね。

developer.nvidia.com

 

NanoPi NEO3とNanoPi R2S

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 

RasPi Zero 対応ボード。NanoPi NEO3

搭載SoCは、RockChipのRK3328( Arm Cortex-A53x4 + Arm Mali-450MP4)、メモリは1GB/2GB。お値段1GBのが20ドルぐらいで、2GBのがもうちょっとドルが必要。

www.tomshardware.com

  • MicroSD
  • GbE
  • USB 3.0
  • Type-C Power
  • Debug UART
  • GPIO/I2C/UART/SPI/I2S

もうひとつ。NanoPi R2S。SoCは同じ RK3328。メモリは1GB、GbEは2ポート(ただし、1ポートは、USB 3.0 <=> GbE)。お値段は、ケース付きで22ドル。

www.tomshardware.com

 

NVIDIA GA102 を Samsung 8nm から TSMC 7nm に製造しなおすって？

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 

これは面白い。

Samsung 8nmで製造しているRTX3080/3090(GA102)をTSMC 7nmで製造しなおしするの？

ライブラリを置き換え、レイアウトしなおすだけで動くものかしら？

gazlog.hatenablog.jp

記事によると、Samsung 8nm の歩留まりが悪いようなので、TSMC 7nm に変えると作り直しでも儲かるということなのかな。。。

Samsung 8nm => TSMC 7nm になって、動作周波数とかあがるのかな。。

 

TSMCも某問題の影響を受け、ラインが空いちゃったのね。。。

いろいろと大変ですわね。

 

ということは、昨日の A40 や A6000 も変えるのかな。。。

 

 

Groqの開発は、Marvellの模様

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 

Groqのブログでは、AI Summit での CEO のJonathan Rossの講演ビデオがあります。

その中に、MarvellのASIC GroupのCTOのメッセージがあったので、なんでかな？と思っていたら、

groq.com

この記事によると、ASICは、Marvellで開発した模様。。

Marvellの一時期、危なかったのですが、いつの間にか復活していましたね。

ascii.jp

 

Intel FPGA Stratix 10 DX を使ったSmartNIC

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 

最近、IntelのFPGAをチェックしていなかったのですが、Stratix 10 DXなるものでは、Arm入り、HBM(8GB)、外部DRAM OK なんですね。

下記の記事では、その Stratix 10 DX を使った SmartNIC。

最近、SmartNIC 流行りなんですかね。NVIDIAのDPUとか。

www.servethehome.com

実際の商品のサイトは、これ。

www.silicom-usa.

Stratix 10 DX の PCIe って、P-Tile (16G) Intel® Ultra Path Interconnect (Intel® UPI) というもので PCIe Gen4 x16 をサポートしているっぽいんだよね。

www.intel.com

そして、そのPCIe IP は、これっぽい。シミュレータは、VCSのみサポートということなので、Stratix 10 DX を使って開発するには、VCSが必要になっちゃうのね。

 Stratix 10 クラスになると、ASICと同じシミュレータ使わないと開発できないのは理解できますね。

 

TensorFlow Lite の GPU Delegate になんか追加されました

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 

いつものように、TensorFlowのgithubを眺めていたら、見つけました。

TensorFlow Lite の GPU Delegate に対して、GPU内部の中間表現に置き換えちゃうAPIが増えたようです。

github.com

下記にあるように、InferenceBuilder ではなく、NewInferenceBuilder を呼ぶことでこの機能が使えるようです。

// Converts GraphFloat32 into intermediate, device-specific representation.
// This serialized_model specific for device and InferenceOptions.
// serialized_model cannot be used with another device or InferenceOptions.
// Loading serialized_model is much faster than loading GraphFloat32.
// serialized_model must be used with appropriate NewInferenceBuilder
// method (see below).

 NewInferenceBuilderを呼ぶ前に、BuildSerializedModelにて32ビットモデルを内部表現に変換する必要があるようです。