はじめに
Intel foundry の
の中に、Intelのパッケージ技術が載っていたので、記録に残します。
Intel foundry のパッケージ技術
下記の図が紹介されているパッケージ技術です。
このベースにある説明をGoogle翻訳にて、日本語にしてみました。
Intel 18Aロジックタイルは、PowerViaバックサイド電力供給機能を搭載しており、電力パスを大幅に短縮し、IRドロップを低減し、高速信号伝送のためのフロントサイド配線を解放します。このアーキテクチャは、オンダイOmni MIMコンデンサと組み合わせることで、高速過渡時の誘導性ドループを最小限に抑え、バースト的なAI負荷時でも周波数を維持するのに役立ちます。 Omni MIM コンデンサーは、高周波での電力供給ネットワーク (PDN) インピーダンスも縮小します。パッケージ レベルでは、EMIB-T 2.5D はシリコン貫通ビア (TSV) と高出力 MIM コンデンサーをブリッジに直接組み込むことで、カンチレバー電源トレースを排除し、インピーダンスが低く信頼性が向上した垂直電力供給を可能にします。これらの改善は、HBM4 および将来の世代の帯域幅要件の増加、および 32Gbps 以上の速度で動作する UCIe を満たすために不可欠です。電力供給をさらに安定させるために、Intel Foundry は、負荷の近くに超高容量密度の組み込みディープ トレンチ コンデンサー (eDTC) を統合し、ベースダイ全体の PDN インピーダンスを平坦化します。組み込み MIM (eMIM-T) テクノロジーは、成熟したノードでも Omni MIM と同じ高度なアーキテクチャーを活用し、ベースダイで優れたデカップリングを実現します。正確で高速なポイントオブロード制御を実現するために、CoaxMIL テクノロジーは磁気インダクタを基板に埋め込み、応答が速く損失が最小限の統合電圧レギュレータ (IVR) を実現します。
TSMC では、どうなのか？
eDTC については、TSMCでも導入していたと思うのですが、eMIM とかはどうなんでしょうかね。
こういう時は、Grok さんに登場してもらいます。一瞬で出てきました。
Intelの記述した技術（PowerVia、Omni MIM、EMIB-Tなど）は、HPC/AI向けの高効率電力供給、デカップリング、パッケージングに焦点を当てています。TSMCも同様のAI/高性能コンピューティング用途向けに類似の先進技術を提供しており、主にN2/A16ノード（ナノシートトランジスタベース、2025-2026年量産開始）と3DFabricエコシステム（CoWoS、InFO、SoIC）で実装されています。Intelが一部機能で先行している一方、TSMCはコスト効率、スケーラビリティ、広範な採用を重視しています。
以下に、各Intel技術とTSMCの対応する技術を比較した表を示します（最新のTSMCロードマップに基づく）。
| Intelの技術 |
説明 |
TSMCの対応技術 |
説明と比較 |
| PowerVia (バックサイド電力供給) |
電力パス短縮、IRドロップ低減、フロントサイドを信号専用に解放。バーストAI負荷時の周波数維持に有効。Intel 18Aで使用。 |
Super Power Rail (SPR) (A16 1.6nmノード) |
バックサイド電力供給ネットワーク（BSPDN）。ナノシートトランジスタと統合。N2P比で8-10%高速化、15-20%低消費電力、密度1.07-1.10倍向上。IRドロップ大幅低減。TSMCはA16（リスク生産2025年後半、量産2026年後半）で導入し、Intel 18A（2025年）よりやや遅れるが、HPC向け複雑配線に最適化。 |
| Omni MIM Capacitor |
オンダイ高密度コンデンサ。誘導性ドループ最小化、高周波PDNインピーダンス低減。PowerViaと組み合わせAIバースト対応。 |
Super High-Performance MIM (SHPMiM / UHPMiM) |
高密度MIMコンデンサ（200fF/mm²超）。前世代比2倍以上の容量密度、Rs/Rc 50%低減。N2/N2PでHPC/AI向けに電力安定性向上、Fmax向上。Omni MIMと同様の役割だが、ナノシート最適化で高周波応答性が高い。 |
| EMIB-T 2.5D |
TSVと高出力MIMコンデンサをブリッジに直接統合。カンチレバー電源トレース排除、低インピーダンス垂直電力供給。HBM4、32Gbps+ UCIe対応。 |
CoWoS-L (LSIブリッジ + TSV + MIMコンデンサ) |
ローカルシリコンインタコネクト（LSI）ブリッジ、TSV、RDLで高密度配線。MIMコンデンサ統合、HBM4/HBM4E対応。パッケージサイズ最大9Xリクティクル（2027年目標）。Intelの埋め込みブリッジより大型インタポーザー中心で柔軟性高く、異種統合に強いが、大型SiPではコスト高の可能性。 |
| eDTC (Embedded Deep Trench Capacitor) |
負荷近くに超高容量密度コンデンサ統合。ベースダイ全体のPDNインピーダンス平坦化。 |
Embedded Deep Trench Capacitor (eDTC) |
CoWoSインタポーザー/基板に直接統合。高密度デカップリング、AI/HPCで50%超電力密度対応。2020年頃から量産、CoWoS-S/LでHBM2E/3対応。Intel版とほぼ同等で、ウェハーレベル統合による電力品質向上に特化。 |
| eMIM-T (Embedded MIM Technology) |
成熟ノードでOmni MIMアーキテクチャ活用。ベースダイで優れたデカップリング。 |
Embedded MIM (eMIM) / UHPMIM |
インタポーザー/ベースダイに統合MIMコンデンサ（前世代2倍容量）。コスト重視HPC向け。3D-MiM（MUST-in-MUST）でシステムレベルPPA向上。eMIM-Tと同等のモジュラー設計、ボンディングピッチスケーラブル。 |
| CoaxMIL (Coaxial Magnetic Inductor Layer) |
基板埋め込み磁気インダクタ。高速・低損失IVRでポイントオブロード精密制御。 |
Integrated Voltage Regulators (IVR) with Embedded Inductors (CoWoS-L) |
インタポーザーにIVR、PMIC、コイル、eDTC統合。多相バックコンバータ対応、電力損失30%低減（デモ）。Coaxial磁気コアインダクタ使用。Intelの基板埋め込みに対しインタポーザー中心だが、同等のIVR効率（82%デモ）。A16/N2で開発中、kW級AI電源対応。 |
TSMCの技術はN2（2025年後半量産開始）/A16（2026年後半）ノードと3DFabricで統合され、NVIDIAやAMDなどのパートナーで広く採用されています。Intelがバックサイド電力などで一部先行する一方、TSMCはNanoFlexによるPPA柔軟性やエコシステムの広さで優位。HBM4/UCIe進化に対応し、2026-2027年に量産ランプアップ予定です。
おわりに
Intel foundry のパッケージ技術 と TSMC のパッケージ技術
- eDTC <=> Embedded Deep Trench Capacitor (eDTC)
- eMIM-T <=> Embedded MIM (eMIM) / UHPMIM
- CoaxMIL <=> Integrated Voltage Regulators (IVR) with Embedded Inductors (CoWoS-L)
では、同じようなものはあるんですね。
で、Samsung はどうなんでしょうか？
Grok さんに聞いてみたら、また、一瞬で出てきました。
Samsung Foundryの技術（主にSF2/SF1.4シリーズ）は、HPC/AI向けの高性能プロセスと先進パッケージングに注力していますが、IntelやTSMCに比べてバックサイド電力供給（BSPDN）の導入が遅れており、全体的にTSMC寄りのアプローチ（コストと歩留まり重視）です。現在のロードマップ（2025-2027年）では、SF2（2nmクラス、2025年量産開始）が主力で、SF2Z（2027年）でBSPDNを導入。SF1.4（1.4nmクラス）は2027年予定ですが、歩留まり改善を優先し、一部で遅延の可能性が指摘されています。
IntelのPowerVia/Omni MIM/EMIB-T/eDTC/CoaxMILなどの先進電力・パッケージング技術に対して、Samsungの対応は以下のようになります（最新のSamsung Foundry Forum 2024情報と更新ロードマップに基づく）。
| Intelの技術 |
説明 |
Samsungの対応技術 |
説明と比較 |
| PowerVia (バックサイド電力供給) |
電力パス短縮、IRドロップ低減、フロントサイド信号解放。バーストAI負荷対応。Intel 18Aで使用。 |
BSPDN (Backside Power Delivery Network) (SF2Z 2nmクラス) |
ウェハ裏面に電力レールを配置し、電力・信号ボトルネック解消。SF2比でPPA向上、IRドロップ大幅低減、HPC/AI性能強化。量産は2027年予定。Intel 18A（2025年）やTSMC A16（2026年後半）より2年遅れで、Samsungはモバイル優先のSF2/SF2Pを先に展開し、HPC向けにSF2Zで追従。 |
| Omni MIM Capacitor |
オンダイ高密度コンデンサ。誘導性ドループ最小化、高周波PDNインピーダンス低減。 |
High-Density MIM Capacitors (プロセス内統合) |
SamsungもGAAプロセス（SF3/SF2）で高密度MIMコンデンサを採用し、デカップリング強化。詳細スペック（容量密度など）は公開少ないが、HPC/AI向け電力安定性向上に活用。IntelのOmni MIMほど強調されていないが、同等の役割でIRドロップ/ノイズ低減。Samsung Electro-Mechanicsの高容量MLCCもサーバー電源補助に寄与。 |
| EMIB-T 2.5D |
TSV+MIMコンデンサ統合ブリッジ。垂直電力供給、低インピーダンス。HBM4、32Gbps+ UCIe対応。 |
I-Cube / X-Cube (2.5D/3Dパッケージング) |
I-Cube（インタポーザー型2.5D）でHBM統合、X-Cube（3Dスタック）でTSV+ハイブリッドボンディング。HBM4/HBM4E対応、大型SiP可能。Intelの埋め込みブリッジに対し、Samsungは大型インタポーザー中心で柔軟性高く、異種チップ統合（HBM+ロジック）に強いが、コスト/歩留まり面でTSMC CoWoSに近い。 |
| eDTC (Embedded Deep Trench Capacitor) |
負荷近く超高容量密度コンデンサ。ベースダイPDN平坦化。 |
Embedded DTC / 高密度コンデンサ (先進パッケージ内) |
CoWoS相当の先進パッケージでeDTC類似の高密度トレンチコンデンサ統合。AI/HPCで電力密度向上、PDNインピーダンス低減。SamsungもHBMスタック近くにデカップリング強化。Intel版と同等レベルの電力品質向上を目指す。 |
| eMIM-T (Embedded MIM Technology) |
成熟ノードでOmni MIM活用。ベースダイ優れたデカップリング。 |
Embedded MIM Capacitors (パッケージ/ベースダイ) |
インタポーザーやベースダイにMIMコンデンサ埋め込み。高容量デカップリングでコスト重視HPC対応。IntelのeMIM-Tと同様のモジュラー設計で、システムレベルPPA向上。 |
| CoaxMIL (Coaxial Magnetic Inductor Layer) |
基板埋め込み磁気インダクタ。高速低損失IVR、ポイントオブロード制御。 |
Integrated Voltage Regulators (IVR) / Embedded Inductors (先進パッケージ) |
X-CubeやI-CubeでIVR/PMIC/インダクタ統合。多相電源管理で電力損失低減、AI向けkW級電源対応。Intelの基板埋め込みに対し、Samsungはパッケージレベル中心だが、同等の効率向上（損失低減30%クラス）。開発中。 |
Samsungの技術はSF2（2025年）でモバイル/一部HPCを強化し、SF2Z（2027年）でBSPDNを本格導入してAI/HPC追従を目指しています。Intelが電力関連で先行（PowerVia/Omni MIMなど2025年）、TSMCがエコシステム広さで優位な中、Samsungは歩留まり改善と顧客獲得（Tesla AIチップ、Qualcommなど）に注力。HBM4/UCIe進化に対応しつつ、2027年頃にIntel/TSMC並みの電力効率を実現する見込みです。
