Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2020-02-01から1ヶ月間の記事一覧

NovuMindを再確認

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NovuMindもこのブログで、2018年11月10日に紹介しています。 vengineer.hatenablog.com この時は、NovuTensor (Chip) だけのようでしたが、現在は、 Nov…

2020年2月の映画鑑賞

映画好きの戯言 33本 (アマゾンプライム:33本) 1月までは、DVD:5本、アマゾンプライム:43本 累計:81本 セブン・シスターズ (2016) / WHAT HAPPENED TO MONDAY? (アマゾンプライム) 「ミレニアム」シリーズ、「プロメテウス」のノオミ・ラパスが7つ子の…

GraphcoreのPoplarの例題を深堀してみる。(その4)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あと一つ、Poplarの例題があった。 examples/code_examples/tensorflow/custom_op この例題は、TensorFlowのコードの中で、PoplarのCustom Opをどのよう…

GraphcoreのPoplarの例題を深堀してみる。(その3)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 一昨日と昨日のGraphcoreのPoplarの例題を深堀してみる。では、下記の用に、デバイス auto manager = DeviceManager::createDeviceManager(); auto devi…

GraphcoreのPoplarの例題を深堀してみる。(その2)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Graphcoreのgithubにアップされている例題をちょっと深堀してみます。(その2) Advanced Poplar Example この例題では、複数のTileにマッピングするもの…

GraphcoreのPoplarの例題を深堀してみる。(その1)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Graphcoreのgithubにアップされている例題をちょっと深堀してみます。 vengineer.hatenablog.com 今回は、下記のGopARTではなく、Poplarの例題 venginee…

AlveoでPYNQが動くようになった。

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PYNQ v2.5.1Alveoで動くってhttps://t.co/Y3qlsRyK2M — Vengineer@アマゾンプライムで映画三昧 (@Vengineer) 2020年2月21日 PYNQ v2.5.1 の Alveo Gett…

Xilinx の FINN framework と PYNQ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Hey #FPGA Twitter! You may have heard that Xilinx Research Labs have been rebuilding the FINN framework from the ground-up as an open source p…

DellEMCのDSS 8440

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DelEMCのDSS 8440のこのビデオ www.youtube.com Training用には、NVIDIA V100が10枚 Inference用には、NVIDIA T8がなんと16枚、刺さるようです。 10枚、…

Intel Data Parallel C++ 関連書籍

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのDPC++、このブログでもBeta版が公開された時に書いたけど、どうなるのだろうか? vengineer.hatenablog.com で、 www.apress.com タイトルは、 …

ArmのCorex-M55(Armv8.1-M と Helium)とEthos-U55とTensorFlow Lite for Microcontroller

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Armのマイコン、Cortex-Mシリーズの新しい M55 下記にいろいろと書いてあるけど、Arm v8.1-M と Helium がポイント Arm、マイコン機器でAIが動く「エン…

Wave Computingは、IP屋さんになった?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 12月31日にアップした クラウド用ディープラーニングチップの中には、Wave Computingを含めていませんでした。2017年に16nmでDPUを開発した成果をhotchi…

AMD Threadripper 3990Xって速いの?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMD Ryzen Threadripper 3990Xって、凄いようですね。 お値段も50万円ぐらい。マザーボードも高そう。システムで100万円ぐらい? 7nmの8コア(4MB L2、32…

Intel、Nervana諦めて、Habanaに移行するって。

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel が Habana Lab を買収して、Nervanaの NNP-T を discon にするって。 2016年にNervana買収して3年経って、Nervanaの人達がどんどん辞めて、やる人…

Intelの新しいGPU:Gen12/Xe

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Ice Lakeの次のCPUである Tiger Lake のGPUは、Gen12、ブランド名:Xe が96コア搭載される模様。 ja.wikipedia.org www.tomshardware.com Ice Lakeでは…

Ampereのサーバー用チップ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった www.anandtech.com AmpereがTSMC 7nmにて、Arm v8.2コアを80積んだチップ(コード名:QuickSilver)を開発中だと。 Neoverse N1 x 80 128 PCIe 4.0 lanes …

Cerebras SystemsのCS-1 x 3 の Rack とは?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、バレンタインデー。 国生さゆり「バレンタイン・キッス」を思い出します。 おニャン子クラブでは、国生さゆり、好きでした。。。。 今聞いてみ…

TensorFlow Lite にて、Google XNNPACK delegate が登場

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった GPU(OpenGL ES, OpenCL)、NNAPI、Qualcomm HexagonのDelegateに続き、 GoogleのXNNPACKのdelegateが登場しました。 TensorFlow Liteに、GoogleのXNNPACK…

Bluespecのオープンソース版

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでも、下記の1月23日にお知らせしたように、1月31日にBluespecがオープンソース化されるということで、待っていたのですが、米国時間1月31日…

書籍:SystemVerilogによる検証の基礎

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 「SystemVerilogによる検証の基礎」 TwitterのTLに流れてきたので、ちょっと調べてみました。 note.com 著者の「篠塚一也」さん、下記に 「UVMの概要と…

SystemVerilog設計スタートアップが重版されました。

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨年の11月かな、CQ出版から重版のお知らせが来た 「SystemVerilog設計スタートアップ」、第4版になりました。 これ、2008年5月初版11年版で4版。 https…

TensorRTで、Plugin を書けば、いろいろと拡張できる

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorRTの周辺のコードが github にて公開されてから2か月 vengineer.hatenablog.com TensorRT 7 が公開され、関連するコードの一部が github にも公開…

SV/UVM based instruction generator for RISC-V processor verification

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 見つけた。 github.com ただし、お高いシミュレータが必要。 To be able to run the instruction generator, you need to have an RTL simulator which …

RISC-Vコアを利用した開発プラットフォーム:ESP

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日は、「RISC-Vコアは、既に、バブル状態?」というブログを書きましたが、これからは RISC-Vコアだけではなく、RISC-Vコアを使ったSoCやFPGAを開発す…

MicrochipのPolarFire SoCは、RISC-Vコア(64ビットx4コア)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SiFiveの開発フレームワークに力を入れ始めたが、Microchipは自社のFPGAでRISC-Vコア+アルファのための開発フレームワークがありますね。 チップは、Po…

RISC-Vコアは、既に、バブル状態?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あたしが RISC-V に注目して、Design Solution Forum のセッションとして取り上げようと思ったのが、2016年10月16日。あれから、3年以上。。。経ちまし…

Raspberry Pi4のGPU:VideoCore VIでも TensorFlow GPU Delegate が動くようになった

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このツイートにあるように、 Raspberry Pi4のGPUである VideoCore VIがOpenGL ES 3.1をサポートしたようです。 @Raspberry_Pi 4 is now OpenGL ES 3.1 …

MLIRのChris LattnerがGoogle BrainからRISC-VのSiFiveに

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週、一番びっくりしたのが、これ。 何が起こったんだ。SiFiveに何がある https://t.co/xHboxzKGmp — Vengineer@アマゾンプライムで映画三昧 (@Vengin…

Google Edge TPUの定期アップデート:January 2020 Updates

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Google Edge TPUの定期アップデート coral.ai 今回のアップデートは、Edge TPUが Windows と Mac でも使えるようになったこと。 TensorFlow Lite runtim…

MLSE システム基礎WG 第1回ワークショップに参加した

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった mlxse.connpass.com に参加できたので、記録として。 昨日は、東京藝術大学の卒業、院卒の作品展に行ってきました。 その後、旧岩崎邸庭園(入園料が400…