Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 10月28日(木)にケイデンス主催で行われたIncisiveソリューションによる検証効率向上セミナー」では、 セミナーの最後のセッションにて、パネ…

映画好きの戯言 先日、某セミナーの懇親会にて、今月の映画鑑賞って、「コーヒーブレイク」みたいなものですね！ と。そうですね、と答えました。 でも、今月は映画、1本+1本=2本、しか観ていません。 理由は、観る時間(2時間)がなかったので、ドラマ(45分)…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった mersee101さんのツイートからたどって見つけたこのPerformance SoC Modeling with verilator、 60頁の読みごたえたっぷり。 論理合成可能なC…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった UVM: Extending Standardization from Language to Methodologyは、ケイデンスの立場でのUVMのお話。 確かに、Class Library Referenceだけ…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cadenceのブログ、Increasingly hazardous world of FPGA verificaitonでは、 FPGAの検証の重要性を訴えています。 FPGAエンジニアは、FPGA…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ブラブラしていたら、Introduction to SVA Assertions for Design Engineersを見つけました。 どうやら、Zocalo Techのツールを使ってのSVA…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Fundamentals of High Level Synthesis--Part 4は、 High Level Synthesis Blue Book by Michael Fingerhoff (Copyright 2010 by Mentor Gra…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった おもいっきりブログに書いておいて、当日、リアルタイム中継しなかったのです。 すみません。っと、懇親会でお詫びしました。 リコーのK氏の…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HLSは、ASIC/SoC開発のためのものだと思っていてはダメよ！ FPGAにこそ、HLSを使う。 なぜなら、目の前にFPGAがあるのにそこに焼き込む回路…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週のSYNOPSYS USETS MEETING 2010でのSynphony C Compilerの事例にしろ、 今日の某所での事例発表の前のベンダーサイドのプレゼンにしろ、…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAが止まらない、Xilinx/Altera共に。 EDA Expressのサイトから Xilinx 619.7M 594.7M 529.0M 513.3M 415.0M 376.2M 395.9M 458.6M Altera…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった A Practical Guide to Adopting the Universal Verification Methodology (UVM)が値下げしました。 その前の値段まで覚えていませんが、今、…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった UVM本、プレビュー(その1)の続きです。 Part 3 ： 4.6 (Transaction-Level Modeling in UVM) Part 4 ： 4.7 (UVM Factory) 検証、Verificati…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Synphony C CompilerによるC言語ベース設計事例 by オリンパスデジタルシステムデザインに対する、 EDAOnline by 小島さんの記事がアップさ…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスとザイリンクスは、「ChipEstimate」内にXilinx IP Ecosystem micrositeとして「Xilinx IP Portal」を開設したようです。 FPGAもI…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ModelSim XEが無くなるに対応して、Aldecがキャンペーンを始めました。 Active-HDL Designer Editionを50%オフでご提供！ Nodelock 1 Year T…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Synphony C CompilerによるC言語ベース設計事例 by オリンパスデジタルシステムデザインを聴いていて、 感じたこと、それは、 HLS は、当た…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx、Alteraがそれぞれ、ARM Cortex-9を搭載するFPGAをアナウンスしました。 これにより、1個からカスタムSoCができるようになります。 1…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ラスト、ちょっとお疲れ気味。バッテリーもどうにか持ちそう。 検証メソドロジ混在のテクニック by Cybertech 久しぶりに野々下さんのお話。…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 次に一手はこれだ！ IPコア開発での検証メソドロジの活用 by ルネサスエレクトロニクス ラスト、2 VMMの事例 + VMM/UVM混在事例 OpenVera(20…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RhapsodyCoMETの連携による開発上流からのシステムレベル検証の実現 by 日本IBM 今日、7つ目。お目当ての講演。本邦初となる、CoMETの事例発…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Virtual Platformを用いたモータ制御ハードウェアの検証事例 by 安川電機 今日、6つ目。興味を持った事例のひとつ目。 メカ制御にVirtual Pl…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Platform Architectureを使ったバス・アーキテクチャ探求の導入に向けて by ニコン 今日、5つ目。 バス・パフォーマンス解析をしたい 簡易負…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ルネサスにおけるSynopsys Virtual Prototype適用事例と今後の取り組み by ルネサスエレクトロニクス ソフトウェア開発環境を早期に提供しな…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HAPSを用いたフルチップ検証事例 by パイオニアマイクロテクノロジー プロトタイプの必要性 膨大な検証パターン 顧客からの要求 ソフト開発 …

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Synphony C CompilerによるC言語ベース設計事例 by オリンパスデジタルシステムデザイン 導入目的は、アルゴリズム開発からHW実装までの期間…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 基調講演 : システムレベル設計ソリューションのあるべき姿 by Synopsys サブシステムのIP化、これは従来路線 ・High Level Synthesis ・App…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Grant MartinさんのBook Review: TLM-Driven Design and Verification Methodologyです。 Grant Martinさんと言えば、 SL Models and their …

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Brian BaileyさんのFundamentals of Accelerated Functional Verificationでは、機能検証のアクセラレーションについて説明しています。 よ…

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 本日、80000訪問者を達成しました。 (前回より、またまた、ちょっとだけ、早くなりました) 2010年10月13日(80000訪問者、100日、100人/日) 2010年 7…