JSNUG2010 : 基調講演

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

基調講演 : システムレベル設計ソリューションのあるべき姿 by Synopsys

サブシステムのIP化、これは従来路線

・High Level Synthesis
・Application-Specific Processors
・Digital Signal Processing

サブシステムの組立、これはこの1年で強化された部分

・ソフトウェアも！ 
    製品の投資回収ができるまでの時間を短くするにも、早期のソフトウェア開発が必要
・実機から仮想プラットホーム(Virtual Platform)へ
・この分野への投資として、VaST、CoWareを買収
・Synplicity をソリューション部門へ統合 (FPGAプロトタイピング)
・Case Studyとして、Android Power Management (バッテリ消費)
         見えない消費電力の見える化、いい事例だと思います。
         日本の組み込み開発にも適用できるじゃん！
・Virtual PlatformでEco Systemを！

今回の基調講演では、Synopsys、まじ、ソフトウェア開発にも力いれているじゃん、と思いました。

検証、Verification、Synopsys、Vitual Platform