サブシステム

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

SynopsysがオーディオIPサブシステムをアナウンスしました。

EDA Expressの記事
EETimesのBrian Baileyさんの記事

通常IPはある機能モジュールだけですが、今回のアナウンスはサブシステム。
IPだけでなく、Virtual PrototypeとFPGA Prototypeもサポート。素晴らしい。
ハードウェアとソフトウェアだけでなく、正にソリューション。

これからこういうの多くなるんでしょうね。
そうなると、Synopsysは優位なのでしょうかね？

検証、Verification、Synopsys

P.S
Brain Baileyさんの著書、「ESL Design and Verification、2007」は非常にためになります。
買うのはちょっという方、我が家に眠っているものをご利用ください。
まずは、Twitterでご連絡を。