2017-09-01から1ヶ月間の記事一覧
映画好きの戯言 9月の映画鑑賞は、9本 (DVD x 9本)。合計(74 = 65 + 9本) 今月は週二本ペースだったよ。 ロジャー・コーマン デス・レース 2050<未>(2017)/DEATH RACE 2050 オリジナルのデスレースは、1977年なので映画館では見ていない。 Ｔ２ トレインスポ…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、Chainer Meetup #6ですね。 3番目なので、良かったです。最後の方だと、、ドキドキしちゃうしね。 資料の前半部分は、Slideshareで…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIAがNVDLA (NVIDIA Deep Learning Accelerator)のIPをオープンソースで GitHub に公開しました。 現時点では、IPのVerilog HDLコードと…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった BrainChip Behold The BrainChip PCIe Card, World's First Accelerator For Neuromorphic Computingによると、 BrainChipは、世界最初のNeu…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Khronos groupのNNEF : Standards for Vision Processing and Neural Networksの資料。 FacebookとMicrosoftも似たようなOpen Neural Networ…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Renesas Electronics and Codeplay Collaborate on OpenCL™ and SYCL™ for ADAS Solutions ルネサスとCodePlayがR-CARでOpenCL/SYCLをサポー…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow XLA。r1.3にて、Pluginが導入されたが、それが名前を変えたみたい。 その名は、 XLA Interpreter Backend ディレクトリも、plugi…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、FPGAエクストリーム・コンピューティング 第9回ですね。 前回から1年1か月。FPGAブームも少し落ち着いたのでしょうか？ 前回より申…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった [https://www.designnews.com/electronics-test/microsoft-creating-free-online-raspberry-pi-simulator/174937694757202 Microsoft Is Cre…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx Software Defined Development Environment for Data Center Acceleration Now Available on Amazon Web Services Four free trainin…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RYFT DELIVERS MORE SOPHISTICATED, FASTER CLOUD-BASED DATA SEARCH AND ANALYSIS USING THE AMAZON EC2 F1 INSTANCE RYFT CLOUD ACCELERAT…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel(R) Math Kernel Library for Deep Neural Networks (Intel(R) MKL-DNN) Intel Nervana Graphでも使われています。 Intel Nervana Grap…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 急遽、、9月30日(土)に開催されるChainer Meetup #6にて、TensorFlow XLAについてお話することになりました。 当初は5分のTL枠でしたが、 5…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった qnn-inference-examples Jupyter notebookにて、QNNによる画像分類の紹介 Introduction A Fully-Connected, Binarized Network A Fully-Conn…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIA Rolls Out Jetson TX1 Developer Board SE At $199 USD 579ドルが199ドルだから、65%オフだよ。 まー、Jetson TX2も出ているし、いず…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 120-core microAptiv MIPS Overlay for the Terasic DE5-NET FPGA board DE5-NETって、120コアも実装できるんですね。 この論文に、プログラ…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Amazon EC2 F1でOpenCLを使った開発ができるようになっています。 Use OpenCL Development Environment with Amazon EC2 F1 FPGA Instances …
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FireSimは、 FireSim is a cycle-accurate, FPGA-accelerated datacenter simulation platform developed in the Berkeley Architecture Res…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨年のFPGAエクストリーム・コンピューティング 第8回で発表した「Xeon+FPGAへの妄想」から約1年。 スライドは、ここ この発表でシミュレー…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Celerity: An Open Source RISC-V Tiered Accelerator Fabric これ面白いですね。 511 RISC-V cores • 5 Linux-capable “Rocket Cores” • 49…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FacebookとMicrosoftは、Open Neural Network Exchange (ONNX) をアナウンスしました。 Facebookeの発表 Microsoftのブログ ・Caffe2、PyTor…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx Powers Huawei FPGA Accelerated Cloud Server HueweiもFPGA Accelerated Cloud Serverを！ で、Hueweiって、クラウドを提供している…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PYNQ-Z2 v2.0 SDCard imageがリリースされました。 Singapore Release 引用 1.New logictools overlay added a. send waveforms, FSMs and b…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 東工大の中原先生のBNNツール、GUINNESSがGithubにて公開されました。 @muojpさんが早速、dockerイメージをアップしています。 A handy imag…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あたしが関わった今年のFPGA関連の勉強会 SDSoC勉強会 (1/28) FPGAエクストリーム・コンピューティング 番外編：PYNQ祭り (3/4) 「PYNQ祭り…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Analyzing Falkor’s Microarchitecture: A Deep Dive into Qualcomm’s Centriq 2400 for Windows Server and Linux に詳しく書いてあります…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DeePhiのMPSoCでのプレゼン資料 DeePhiのDPUは、現在、出資してくれているXilinxのFPGAに実装しているよね。 Page.24の「Aristotle (V2) on …
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ディープラーニングは、バブル真っただ中、と思っています。 ディープラーニングのアクセラレーションをハードウェアで行うものも同じ。 現…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、Deep Learning Accleralation勉強会ですねということで、 昨日、Deep Learning Acceralation勉強会で、TensorFlow XLAの可能性とい…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった An Early Look at Baidu’s Custom AI and Analytics Processor BaiduもAIチップを。。。XPU？ 図を引用します これによると、真ん中にMulti-…
