FPGA
＠Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGA関連の調査、おさぼりしていました。 Speedster7t FPGAsって、めっちゃ凄いFPGAじゃないですか ・PCIe Gen5 (one x16 or one x16 + one x8 or two …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった eFPGAベンダーのFlex Logix社が推論用PCIeデバイスをアナウンス。 InferX™ X1 Edge Inference Co-Processor nnMAX IPなるFLex Logix社のeFPGA IPを4個(…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨年の12月に次に来るのは、eFPGAという内容の記事を書きました。 その記事の最後に書いた「flexlogix」のサイトには、いろいろな記事がアップされてい…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった XilinxのFPGAをAIアクセラレータとして活用するSK Telecomにありましたが、 引用 すでにクラウドサービスを提供するハイパースケールデータセンター事業…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった THE NEXTPLATFORM の記事：INTEL FPGA ARCHITECTURE FOCUSES ON DEEP LEARNING INFERENCE Arria 10ボード(1150 FPGA)上に推論エンジンを実装。 論文は、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Reconfigure.io move to LLVM for major performance and usability improvements Go LanguageでFPGAを実装できるReconfigure.io このブログでも、2017…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで流れてきたので あたしの日曜日のツイート TensorFlowのPythonコードがVerilog HDLになるぞ。 LeFlowは、 TensorFlow XLAでデバイスをXLA_CPU…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterに流れてきたので、記録として。 Parallel Programming for FPGAs 235頁の大作。。。 FPGAをHLS(C/C++)を用いて実装するための資料というより、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで流れてきたので、申込しました。 3rd International Workshop on FPGA for HPC (IWFH) お目当ての講演は、 キーノートの「FPGA Datacenters fo…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった また、新しいのが出たよ。 Spatial Getting Startedによると、 ・Scala SBT ・Java JDK ・VCS ** NOTE: License is required ** が必要の模…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2013年1月8日のブログVerification Evangelistから@Vengineerの戯言へで、「マルチコア、GPGPU、FPGA」について、このブログで書いていきま…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった [https://fabcross.jp/news/2017/20171005_latticeecp5_fpgadevboard_fleafpga.html Raspberry Piに接続できるFPGA開発ボード「FleaFPGA Ohm…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 120-core microAptiv MIPS Overlay for the Terasic DE5-NET FPGA board DE5-NETって、120コアも実装できるんですね。 この論文に、プログラ…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった あたしが関わった今年のFPGA関連の勉強会 SDSoC勉強会 (1/28) FPGAエクストリーム・コンピューティング 番外編：PYNQ祭り (3/4) 「PYNQ祭り…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAエクストリーム・コンピューティング 第9回の申し込みが始まりました。 昨年は8月末でしたが、今年は9月末。。。 既に各枠、人数オーバ…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Acceleration for SoCs, MCUs, DataCenters & more FPGA IPを提供しているFlex-Logicのブログ 下記の図は、上記のブログから引用 AHB/ABPの…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAマガジン No.18のオフ会が9月22日(金)の19:00～21:00で開催されます。 申し込みは、ここから。 特集筆者の「石原ひでみ」さん他、FPGAマ…
Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel Hardware Accelerator Research Program (HARP) チュートリアルというのが、 Twitterに流れてきたんだけどね。 Intel Hardware Accele…
Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SPARK SUMMIT 2017でのXeon + FPGAの講演ビデオが公開されています。 ACCELERATING SPARKML WORKLOADS ON THE INTEL XEON+FPGA PLATFORM FPGA-XでのLT「X…
Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ゆるふわコンピュータ (IPSJ-ONE2017) 研究会だと、こんな感じのスライドもOKなんですね。 PYNQでは、Pythonを使って、FPGAを制御していますが、 Python…
Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった いやー、びっくりしたよ。 From Hardware Emulation to High-Frequency Trading Riding the FPGA Wavによると、 Synopsysに買収されたEVEのCEOのLucさん…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで教えてもらった FPGAs for Supercomputing: The Why and How FPGAは消費電力当りの処理能力が高いと言っていますが、ポイントは29頁に書いてあ…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Microsoft's Production Configurable Cloud 何故か、OneDriveにストアされています。41頁もあります。 6頁ぐらいからFPGAのお話が始まって、10頁にv0、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 第1回FPGAスタートアップセミナーで、LTします。ということで、 日曜日(2016.11.20)にサイボウズ＠東京日本橋タワーに行ってきました。 27Fの半分ぐらい…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TAMAMOはじめます-アクセラレータ向け分散処理ライブラリ- オープンソースカンファレンス2016 Tokyo/Fallの懇親会LTでの発表です。 TAMAMO : Take Advan…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 第1回FPGAスタートアップセミナー@11/20(日)にて、 「FPGA Community」について、5分間のLTします。 青木さんのsigboostは、某勉強会で知って、 その後…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ちょっと遅れ気味だけど。 Microsoft ResearchのClickNP ClickNP compilerは、4,925行のC++プログラム ClickNP compiler => MS Visual Studio + Altera …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった イケメンのお兄さんのプレゼン資料。 助教が吼える！ 各界の若手研究者大集合「ハードウェアはやわらかい」 FPGAの説明からMicrosoft Bing Search Engin…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Design Solution Forum 2016は、来月10月14日(金)に新横浜で開催されます。 今年も昨年開催した高位合成をディスカッションする会を開催します。 既に、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SlideshareにFPGAアクセラレータの作り方をアップしました。 ・Altera SDK for OpenCL : PCIe / SoC FPGA ・Xilinx SDAccel : PCIe ・Xilinx SDSoC : Zy…
