Spatial - Vengineerの妄想

Vengineerの戯言 : Twitter、Slideshare
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

また、新しいのが出たよ。

　・Scala SBT
　・Java JDK
　・VCS ** NOTE: License is required **

が必要の模様。VCSなんて、個人では利用できないので、FPGA開発ツールについているシミュレータでもいいかな。

Hello, Spatial!がチュートリアルみたい。

これがテンプレート
import spatial.dsl._
import org.virtualized._

object HelloSpatial extends SpatialApp {

  @virtualize
  def main() {


    Accel {

    }

  }
}

Scalaにコンパイルして、その後に、HDLにコンパイルするみたい。

    cd spatial-lang/ # Navigate to Spatial base directory
    bin/spatial <app name> --sim # + :doc:`other options <../compiler>`

    cd spatial-lang/ # Navigate to Spatial base directory
    bin/spatial <app name> --synth # + :doc:`other options <../compiler>`

HDLができたら、

引用
    cd gen/<app name>

    # Choose ONE of the following
    make sim # If you chose the Scala backend
    make vcs # Cycle-accurate RTL simulation
    make aws-F1 # Synthesize for Amazon F1
    make zynq # Synthesize for Xilinx Zynq ZC706 or ZC702
    make zcu # Synthesize for Xilinx ZCU102
    make de1soc # Synthesize for Altera DE1SoC

    # Run simulation executable if one of the first two options were chosen
    bash run.sh "<arguments>"

にて、Scalaでのシミュレーション、VCSでのHDLシミュレーション、FPGA(Amazon F1/Zynq/ZCU102/DE1Soc)への合成

本当に、いろいろ出てくるわ。