今後のロードマップによると、
2017.Q3 Documentation Conceptual Overview Hardware Architecture Software Interface Integration Manual Roadmap Hardware Large Config Verilog RTL, early access Reference testbench and traces Reference synthesis scripts Software Performance Estimator Tool
内、ドキュメント
Conceptual Overviewに関しては、NVDLA Primerを読めばいいと思います。
NVLDA Primerを読むと、
Conceptual Overviewに関しては、NVDLA Primerを読めばいいと思います。
NVLDA Primerを読むと、
・Abstract ・Accelerating Deep Learning Inference using NVDLA ・Hardware Architecture ・Software Design ・NVDLA System Integrationが書いてありますので、全体像が分かると思います。
Hardware Architectureに関しては、Hardware Architectural Specification
Software Interfaceに関しては、Software Manualがありますが、全体像の説明があります。
ParserとCompiler、Runtime
Integration Manualに関しては、Integrator’s Manualがあります。
IPをシステムに組み込むための情報が載っています。
Software Interfaceに関しては、Software Manualがありますが、全体像の説明があります。
ParserとCompiler、Runtime
Integration Manualに関しては、Integrator’s Manualがあります。
IPをシステムに組み込むための情報が載っています。
・Introduction ・Hardware System Interface ・Performance Model ・Designware Components ・Library Cells ・Synthesis ・Testbench & Traces
2017.Q4にて、
Documentation Software Porting Guide Hardware Large config Verilog RTL released Small config Verilog RTL, early access Software Linux Kernel Mode Driver source QEMU based C model suitable for software development Linux User Mode Driver Runtime source Binary compiler Application supporting Caffe and TensorFlow models; most CNN related layers Software sanity tests
2018.H1
Documentation Software architecture document Hardware Small config Verilog RTL released Software FPGA support for accelerating software development RTL support for fine grained configuration control Customizable compiler UVM testbench validation of custom configurations NVDLA compliance test suite TensorRT and all supported frameworks
ここでFPGA対応、UVMテストベンチ、そして、TensorRT対応ですか。
Verilog HDLのコードを見てみましたが、nessコマンドというツールで吐き出したとなっています。
