Impulse とは Aldec

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Automatic C-to-VHDL testbench generation shortens FPGA development timeでは、
Impulse Cを使ったFPGA開発の記事。

著者はImpulseとAldec。何故か、Aldec？

Impulse Cは、出力RTLにVerilog HDLとVHDLをサポートしています。
両方の言語をサポートしているということで Aldec なのかも？

Softwareでのテストベクタの出力とHardwareでのテストベクタの出力を
比較することで動作を確認しているのですが、
これって、SystemVerilogのDPI-Cを使えば、楽チんじゃん。

記事では、VHDLになっているので、そういう発想をしているのでしょう。

なので、早く、SystemVerilog に移行しましょう。

検証、Verification、Aldec、HLS