学生は無償で使えるよ

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

このブログでは、何度も紹介していますが、

AldecのActive-HDL Student Editionは、学生なら無償で使えますよ。

特徴は、

引用
　・Mixed language simulator
　・Multi-FPGA & EDA Tool Design Flow Manager
　・Graphical Design entry & editing
　・Code2Graphics and Graphics2Code
　・Pre-compiled FPGA vendor libraries
　・IEEE Language Support: VHDL2008, Verilog®, SystemVerilog(Design), SystemC
　・Accelerated Waveform Viewer and List Viewer
　・Interface with MATLAB®/Simulink®
　・HTML and PDF Design Documentation

FPGA開発に向いているんじゃん。