@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでは、何度も紹介していますが、 AldecのActive-HDL Student Editionは、学生なら無償で使えますよ。 特徴は、 引用 ・Mixed language simula…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Why I see C in SCE-MI Aldecのブログは、実装を含めて結構詳しく書いてあるので、いいですよ。 エミュレータを使って、検証を速く終わらせる作戦。 テ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日はケイデンスについて書きましたが、今日はAldecです。 アルデック、要求ベース・ユーザー定義テストプランをカバレッジに組み込んだ検証手法を開発…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EDAPlaygroundでAldecのRiviera-PRO EDUが利用できるようになったことは、このブログでも書きました。 これに伴い、PSLがサポートされました。 VHDLでは…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Announcement: Riviera-PRO EDU Available on EDA Playground ただし、MentorのModelSimとQuestaSimの違いと同じく、 Riviera-PRO EDUでは、SystemVeril…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Starting Riviera-PRO as the Default Simulator in Xilinx VIVADO™は、 XilinxのVIVADOでAldecのRiviera-PROを組み込んで連携するための作業を教えてく…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecのRiviera-PROの最新バージョン(2013.02)がリリースされました。 リリースノートやダウンロードはユーザー登録が必要です。 今回のリリースで気に…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecのSimulating AXI BFM Examples Available in Xilinx CORE Generatorでは、 XilinxのAXI BFMを使ったシミュレーションに関するApplication Noteで…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Active-HDL製品構成によると、 Desktop Master Designed Editor Plus Edition Expert Edition の3種類。すべてのバージョンで、VHDL-2008…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Aldecは、Riviera-PRO 2012.10をリリースしましたね。 引用 ・シミュレーション性能の改善 – VHDLシミュレーションが20%高速になりました!…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 定例のAldecのニューズレターです。 Q4-2012 - Aldec™ Design and Verification Newsletter この中に、UVM Webinar for Hardware Designer…

Verification Evanelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecがXilinxのVirtex-7を使ったASICプロトタイピングシステム「HES-7」をアナウンスしましたね。 Aldecのプレスリリース EDA Expressの記…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Verific Design Automation's SystemVerilog, VHDL Parsers Linked with Aldec's Hardware Emulation Solutionによると、HESにVerificのSy…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecがUVMのトレーニング(3日)をやるようです。 Fast Track to UVM Seminar SEP 18 - 20, 2012 Dallas, TX OCT 02 - 04, 2012 Irvine, CA…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecのRiviera-PRO 2012.06がリリースされました。 Aldec、頑張っていますね。 リリースノートから引用です。 Core Simulation Engine: *…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 以前、Aldec Cloudが公開され、北米だけで利用可能であるとお伝えしましたが、 北米だけでなくワールドワイドで利用可能になり、 しかも、…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Aldecがクラウドサービスを始めました：Aldec Cloud 現状では、北米のみのサービスです。 デモビデオを見るとどんな感じかがわかります。 …

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecとSynthWorksは、 VHDL用にランダム生成とカバレッジ機能を提供するパッケージである OS-VVM(Open Source - VHDL Verification Metho…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった マルチコアがあたり前になってしまったPC。 なのにHDLシミュレータはあまりマルチコア対応していません (VCSはマルチコア対応になっていま…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Aldecのシミュレータ(Active HDL/Riviera-PRO)の内部コマンド(シミュレータ起動後のコマンド)は、 ModelSim/Questaと互換になっているもの…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Riviera-PRO 2011.11のドキュメントには、SystemVerilog/Verilog HDLリファレンスがあります。 (VHDLリフェレンスもありますが、私はVHDL…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった をありえないない話ではないが、Verilog HDLにおいて ・論理 AND : && ・ビット AND : & を間違えると、どうなるか？ これについて、 Sled…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった その他にRiviera-PRO 2011.10でサポートしているものは、 ・コードカバレッジ ・デザインプロファイラ (あると便利ですが、あまり使われて…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった インストール後、vlibディレクトリをチェックしたら、 ・ovl ・ovm-2.0.3 ・ovm-2.1.2 ・uvm-1.0p1 ・uvm-1.1 ・vtl がありました。残念な…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Riviera-PRO 2011.10でサポートしているのは、 ・Verilog HDL (PLI/VPI) ・VHDL (VHPI) ・SystemVerilog ・SystemC ・OVA(OpenVera Assert…

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecのRiviera-PROの最新版である2011.10をインストールしてみた。 ダウンロードは、こちらから。 ModelSimはWindows 32ビット版を64ビッ…

ー Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Aldecは、Riviera-PRO 2011.10にてUVM 1.1をサポートしたようです。 OVM/VMM相互運用キットおよびUVMレジスタ・キットもサポートしている…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 10/13(木)にAldecがWeb Seminar：Transaction Level Co-Emulation with Virtul Platfomsを開催するようです。 このセミナーは、OVPを提供し…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecのWebinar : SystemVerilog: Who? What? When? Where?が今日(8/25)に行われます。 日本時間では、明日(8/26)の夜中だと思います。 頑張…

Verification Engineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AldecのRivera-PROはSystemVerilogをサポートしているが、Active-HDLはどうだろうか？ Active-HDL 8.3 Software ManualのSupported SystemVe…